Bài giảng thiết kế luận lý 1 - Chương 3: Các mạch luận lý tổ hợp

dce
 2014
 Khoa KH & KTMT
 Bộ môn Kỹ Thu ật Máy Tính
dce
 2014 Tài li ệu tham khảo
 •“Digital Systems, Principles and Applications ”, 
 11th Edition, Ronald J. Tocci, Neal S. Widmer, 
 Gregory L. Moss
 20/03/2014 ©2014, CE Department 2
dce
2014
 Các mạch luận lý
 tổ hợp
dce
 2014 Mục tiêu
 • Bi ểu th ức logic dạng chu ẩn SoP, PoS
 • Đơn gi ản bi ểu th ức dạng chu ẩn SoP
 •Sử dụng đạ i số Boolean và bìa Karnaugh để đơn
 gi ản bi ểu th ức logic và thi ết kế mạch tổ hợp
 •Mạch tạo parity và mạch ki ểm tra parity
 •Mạch enable/disable
 • Các đặ c tính cơ bản của IC số
 20/03/2014 ©2014, CE Department 4
dce
 2014 Mạch t ổ hợp
 •Mức logic ngõ xu ất ph ụ thu ộc vi ệc tổ hợp các mức
 logic của ngõ nh ập hi ện tại.
 •Mạch tổ hợp không có bộ nh ớ nên giá tr ị ngõ xu ất
 ph ụ thu ộc vào giá tr ị ngõ nh ập hi ện tại.
 2
 A 1
 3
 2 1 2
 B 1
 3 Y
 2
 1
 C 3
 20/03/2014 ©2014, CE Department 5
dce
 2014 Các dạng chuẩn (Standard form)
 •Tổng của các tích (Sum of products - SoP)
 –Mỗi bi ểu th ức dạng SoP bao gồm các bi ểu th ức AND
 đượ c OR lại với nhau.
 – Ví dụ: ABC + A’BC’
 AB + A’BC’ + C’D’ + D
 • Tích của các tổng (Product of Sums - PoS)
 –Mỗi bi ểu th ức dạng PoS bao gồm các bi ểu th ức OR đượ c
 AND lại với nhau.
 – Ví dụ: (A + B’ + C)(A + C)
 (A + B’)(C’ + D)F
 20/03/2014 ©2014, CE Department 6
dce
 2014 Đơn gi ản mạch t ổ hợp
 • Bi ến đổ i các bi ểu th ức logic thành dạng đơn gi ản
 hơn để khi xây dựng mạch ta cần ít cổng logic và
 các kết nối hơn.
 20/03/2014 ©2014, CE Department 7
dce
 2014 Các phương pháp đơn gi ản mạch t ổ hợp
 • Ph ương pháp đạ i số
 • Bìa Karnaugh (K-map)
 20/03/2014 ©2014, CE Department 8
dce
 2014 Phương pháp đại số
 •Sử dụng các đị nh lý trong đạ i số Boole để đơn gi ản
 các bi ểu th ức của mạch logic.
 • Chuy ển sang dạng SOP (DeMorgan và phân ph ối).
 • Rút gọn bằng cách tìm các nhân tố chung.
 20/03/2014 ©2014, CE Department 9
dce
 2014 Ví dụ
 • Đơn gi ản bi ểu th ức sau
 – Z1 = A.B.C + A.B.( A.C)
 – Z2 = A.B.C + A.B.C + A.B.C
 – Z3 = A.C.( A.B.D) + A.B.C.D + A.B.C
 – Z4 = (A + B)( A + B + D). D
 ©2010, CE Department
dce
 2014 Thi ết kế mạch t ổ hợp
 ABX
 0 0 0
 0 1 0
 1 0 0
 1 1 1
 AB X
 0 0 1
 0 1 0
 1 0 0
 1 1 1
 20/03/2014 ©2014, CE Department 11
dce
 2014 Thi ết kế mạch t ổ hợp
 20/03/2014 ©2014, CE Department 12
dce
 2014 Thi ết kế mạch t ổ hợp
 1. Lập bảng sự th ật (truth table)
 2. Vi ết bi ểu th ức AND cho các ngõ xu ất mức 1
 3. Vi ết bi ểu th ức SoP
 4. Đơn gi ản bi ểu th ức SoP
 5. Hi ện th ực mạch từ bi ểu th ức đơn gi ản
 20/03/2014 ©2014, CE Department 13
dce
 2014 Ví dụ 1
 • Thi ết kế mạch logic với 3 ngõ nh ập A, B, C tho ả mãn
 điều ki ện sau: ngõ xu ất = 1 khi và ch ỉ khi số ngõ
 nh ập ở mức 1 nhi ều hơn số ngõ nh ập ở mức 0
 20/03/2014 ©2014, CE Department 14
dce
 2014 Ví dụ 1
 •Bảng sự th ật
 • Bi ểu th ức ngõ xu ất (SOP): ABC + ABC + ABC + ABC
 • Rút gọn: BC + AC + AB
 20/03/2014 ©2014, CE Department 15
dce
 2014 Ví dụ 2
 • Thi ết kế mạch logic sau: Output = 1 khi điện th ế
 (được bi ểu di ễn bởi 4 bit nh ị phân ABCD) lớn hơn
 bằng 6V.
 20/03/2014 ©2014, CE Department 16
dce
 2014 Bìa Karnaugh (K-map)
 • Bìa Karnaugh bi ểu di ễn quan hệ gi ữa ngõ nh ập và
 ngõ xu ất của mạch.
 • Theo chi ều dọc ho ặc chi ều ngang, các ô cạnh nhau
 ch ỉ khác nhau một bi ến.
 C CD
 0 1 00 01 11 10
 B
 00 1 1 00 0 1 0 0
 0 1
 0 1 0 01 1 0 01 0 1 0 0
 A AB AB
 1 0 1 11 1 0 11 0 1 1 0
 10 0 0 10 0 0 0 0
 20/03/2014 ©2014, CE Department 17
dce
 2014 Bìa Karnaugh (K-map)
 •Bảng sự th ật
 • Bi ểu th ức logic
 • Bìa Karnaugh
 B
 0 1
 0 1 0
 A
 1 0 1
 20/03/2014 ©2014, CE Department 18
dce
 2014 Bìa Karnaugh (K-map)
 C
 0 1
 00 1 1
 01 1 0
 AB
 11 1 0
 10 0 0
 20/03/2014 ©2014, CE Department 19
dce
 2014 Bìa Karnaugh (K-map)
 CD
 00 01 11 10
 00 0 1 0 0
 01 0 1 0 0
 AB
 11 0 1 1 0
 10 0 0 0 0
 20/03/2014 ©2014, CE Department 20
dce
 2014 Bìa Karnaugh (K-map)
 AB
 00 01 11 10
 00 0 0 0 0
 01 1 1 1 0
 CD
 11 0 0 1 0
 10 0 0 0 0
 20/03/2014 ©2014, CE Department 21
dce
 2014 Bìa Karnaugh (K-map)
 AB
 00 01 11 10
 01 1 1 1 0
 11 0 0 1 0
 CD
 10 0 0 0 0
 00 0 0 0 0
 20/03/2014 ©2014, CE Department 22
dce
 2014 Bìa Karnaugh (K-map)
 20/03/2014 ©2014, CE Department 23
dce
 2014 Bìa Karnaugh (K-map)
 CD
 00 01 11 10
 00 00 11 03 02
 01 04 15 07 06
 AB
 11 012 113 115 014
 10 08 09 011 010
 20/03/2014 ©2014, CE Department 24
dce
 2014 Quy t ắc rút gọn bìa Karnaugh
 • Khoanh vòng (looping) là quá trình kết hợp các ô kề
 nhau lại với nhau. Thông th ường ta khoanh các ô
 ch ứa giá tr ị 1.
 • Ngõ xu ất có th ể được đơn gi ản hóa bằng cách
 khoanh vòng.
 20/03/2014 ©2014, CE Department 25
dce
 2014 Qui t ắc tính giá tr ị của 1 vòng 
 • Khi một bi ến xu ất hi ện cả dạng đả o và không đả o
 trong một vòng, bi ến đó sẽ được đơn gi ản kh ỏi bi ểu
 th ức.
 • Các bi ến chung cho mọi ô trong một vòng ph ải xu ất
 hi ện trong bi ểu th ức cu ối cùng.
 20/03/2014 ©2014, CE Department 26
dce
 2014 Khoanh vòng 2 ô kề nhau
 C C C
 0 1 0 1 0 1
 00 0 0 00 0 0 00 1 0
 01 1 0 01 1 1 01 0 0
 AB AB AB
 11 1 0 11 0 0 11 0 0
 10 0 0 10 0 0 10 1 0
 20/03/2014 ©2014, CE Department 27
dce
 2014 Khoanh vòng 2 ô kề nhau
 CD CD
 00 01 11 10 00 01 11 10
 00 1 0 0 0 00 1 1 0 0
 01 0 1 1 0 01 0 0 0 0
 AB AB
 11 0 0 0 0 11 1 0 0 1
 10 1 0 0 0 10 0 0 0 0
 20/03/2014 ©2014, CE Department 28
dce
 2014 Khoanh vòng 4 ô kề nhau
 C CD
 0 1 00 01 11 10
 00 1 0 00 0 0 0 0
 01 1 0 01 1 1 1 1
 AB AB
 11 1 0 11 0 0 0 0
 10 1 0 10 0 0 0 0
 20/03/2014 ©2014, CE Department 29
dce
 2014 Khoanh vòng 4 ô kề nhau
 CD CD
 00 01 11 10 00 01 11 10
 00 0 0 0 0 00 0 0 0 0
 01 1 0 0 1 01 0 1 1 0
 AB AB
 11 1 0 0 1 11 0 1 1 0
 10 0 0 0 0 10 0 0 0 0
 20/03/2014 ©2014, CE Department 30
dce
 2014 Khoanh vòng 4 ô kề nhau
 CD
 00 01 11 10
 00 1 0 0 1
 01 0 0 0 0
 AB
 11 0 0 0 0
 10 1 0 0 1
 20/03/2014 ©2014, CE Department 31
dce
 2014 Khoanh vòng 8 ô kề nhau
 CD CD
 00 01 11 10 00 01 11 10
 00 1 1 1 1 00 1 0 0 1
 01 0 0 0 0 01 1 0 0 1
 AB AB
 11 0 0 0 0 11 1 0 0 1
 10 1 1 1 1 10 1 0 0 1
 20/03/2014 ©2014, CE Department 32
dce
 2014 Khoanh vòng 8 ô kề nhau
 CD CD
 00 01 11 10 00 01 11 10
 00 1 1 1 1 00 0 1 1 0
 01 1 1 1 1 01 0 1 1 0
 AB AB
 11 0 0 0 0 11 0 1 1 0
 10 0 0 0 0 10 0 1 1 0
 20/03/2014 ©2014, CE Department 33
dce
 2014 Quá trình đơn gi ản hóa
 • Xây dựng bảng K-map và đặ t 1 ho ặc 0 trong các ô tươ ng ứng
 với bảng sự th ật.
 • Khoanh vòng các ô giá tr ị 1 đơ n lẻ, không ti ếp giáp với các ô
 giá tr ị 1 khác (vòng đơ n).
 • Khoanh vòng các cặp giá tr ị 1 không ti ếp giáp với các ô giá tr ị
 1 nào khác nữa (vòng kép).
 • Khoanh vòng các ô 8 giá tr ị 1 (nếu có) ngay cả nếu nó ch ứa 1
 ho ặc nhi ều ô đã đượ c khoanh vòng.
 • Khoanh vòng các ô 4 giá tr ị 1 (nếu có) ch ứa một ho ặc nhi ều ô
 ch ưa đượ c khoanh vòng. Ph ải đả m bảo số vòng là ít nh ất.
 • Khoanh vòng các cặp giá tr ị 1 tươ ng ứng với các ô giá tr ị 1
 ch ưa đượ c khoanh vòng. Ph ải đả m bảo số vòng là ít nh ất.
 •Tạo cổng OR các số hạng đượ c tạo bởi mỗi vòng
 20/03/2014 ©2014, CE Department 34
dce
 2014 Ví dụ
 CD
 00 01 11 10
 00 0 0 0 1
 01 0 1 1 0
 AB
 11 0 1 1 0
 10 0 0 1 0
 20/03/2014 ©2014, CE Department 35
dce
 2014 Ví dụ
 CD
 00 01 11 10
 00 0 0 1 0
 01 1 1 1 1
 AB
 11 1 1 0 0
 10 0 0 0 0
 20/03/2014 ©2014, CE Department 36
dce
 2014 Ví dụ
 CD
 00 01 11 10
 00 0 0 1 1
 01 1 1 1 1
 AB
 11 1 1 0 0
 10 0 0 0 0
 20/03/2014 ©2014, CE Department 37
dce
 2014 Ví dụ
 CD
 00 01 11 10
 00 0 1 0 0
 01 0 1 1 1
 AB
 11 1 1 1 0
 10 0 1 1 0
 X = A.B.C + A.C.D + A.B.C + A.C.D
 20/03/2014 ©2014, CE Department 38
dce
 2014 Don’t-care
 • Điều ki ện “don’t-care” là điều ki ện với một tập các ngõ nh ập
 nào đó, mức lu ận lý ngõ xu ất không đượ c mô tả.
 • Giá tr ị “Don’t-care” nên đượ c gán bằng 1 ho ặc 0 sao cho vi ệc
 khoanh vòng K-map tạo ra bi ểu th ức đơ n gi ản nh ất.
 • Ví dụ:
 C C
 0 1 0 1
 00 0 0 00 0 0
 01 0 x 01 0 0
 AB AB
 11 1 1 11 1 1
 10 x 1 10 1 1
 20/03/2014 ©2014, CE Department 39
dce
 2014 PP bảng Karnaugh - Tóm t ắt
 • So sánh với ph ương pháp đạ i số, ph ương pháp
 dùng K-map có tính hệ th ống hơn, ít bước hơn và
 luôn tạo ra được bi ểu th ức tối gi ản nh ất.
 •Bảng Karnaugh có th ể dùng tối đa là với hàm 6 bi ến.
 Đố i với nh ững mạch có số ngõ nh ập lớn (>=6),
 ng ười ta dùng thêm các kỹ thu ật ph ức tạp để thi ết
 kế.
 20/03/2014 ©2014, CE Department 40
dce
 2014 Exclusive-OR và Exclusive-NOR 
 • EXclusive-OR (XOR)
 Y = A ⊕ B = A’B + AB’
 • EXclusive-NOR (XNOR)
 Y = (A ⊕ B)’ = (A’B’ + AB)’
 Bi ến Ex. OR XNOR
 AB A ⊕ B (A ⊕ B)’
 0 0 0 1
 0 1 1 0
 1 0 1 0
 1 1 0 1
 20/03/2014 ©2014, CE Department 41
dce
 2014 Ví dụ
 • Thi ết kế mạch tổ hợp với 4 input x1, x0, y1, y0
 z = 1 khi x1x0 = y1y0
 0000, 0101, 1010, 1111
 20/03/2014 ©2014, CE Department 42
dce
 2014 Mạch t ạo bit Parity
 D3D2D1D0 = 1010 
 PE = 0
 D3D2D1D0 = 1110 
 PE = 1
 20/03/2014 ©2014, CE Department 43
dce
 2014 Mạch ki ểm tra bit Parity
 20/03/2014 ©2014, CE Department 44
dce
 2014 Mạch enable
 20/03/2014 ©2014, CE Department 45
dce
 2014 Mạch disable
 20/03/2014 ©2014, CE Department 46
dce
 2014 Ví dụ
 • Thi ết kế mạch tổ hợp cho phép 1 tín hi ệu truy ền đế n
 ngõ xu ất khi một trong 2 tín hi ệu điều khi ển ở mức 1
 (không đồ ng th ời). Các tr ường hợp khác ngõ xu ất ở
 mức 1 (HIGH).
 20/03/2014 ©2014, CE Department 47