Giáo trình môn Kỹ thuật số

DRAM. Mỗi vị trí nhớ sẽ được chọn bởi 2 địa chỉ hàng và cột lần lượt xuất hiện ở ngã vào địa chỉ. 
Thí dụ với DRAM có dung lượng 16Kx1, thay vì phải dùng 14 đường địa chỉ ta chỉ cần dùng 7 đường và mạch đa hợp 14 → 7 (7 đa hợp 2→1) để chọn 7 trong 14 đường địa chỉ ra từ CPU (Hình 24-06-12). Bộ nhớ có cấu trúc là một ma trận 128x128 tế bào nhớ, sắp xếp thành 128 hàng và 128 cột, có một ngã vào và một ngã ra dữ liệu, một ngã vào . Hai mạch chốt địa chỉ (hàng và cột) là các thanh ghi 7 bit có ngã vào nối với ngã ra mạch đa hợp và ngã ra nối với các mạch giải mã hàng và cột. Các tín hiệu và dùng làm xung đồng hồ cho mạch chốt và tín hiệu Enable cho mạch giải mã. Như vậy 14 bit địa chỉ từ CPU sẽ lần lượt được chốt vào các thanh ghi hàng và cột bởi các tín hiệu và rồi được giải mã để chọn tế bào nhớ. Vận hành của hệ thống sẽ được thấy rõ hơn khi xét các giản đồ thời gian của DRAM. 
(Hình 24-06-12)
3.2. Phương pháp mở rộng đường dữ liệu
DRAM phải được làm tươi với chu kỳ khoảng 2ms để duy trì dữ liệu. 
Trong phần trước ta đã thấy tế bào nhớ DRAM được làm tươi ngay khi tác vụ đọc được thực hiện. Lấy thí dụ với DRAM có dung lượng 16Kx1 (16.384 tế bào) nói trên, chu kỳ làm tươi là 2 ms cho 16.384 tế bào nhớ nên thời gian đọc mỗi tế bào nhớ phải là 2 ms/16.384 = 122 ns. Đây là thời gian rất nhỏ không đủ để đọc một tế bào nhớ trong điều kiện vận hành bình thường. Vì lý do này các hãng chế tạo đã thiết kế các chip DRAM sao cho mỗi khi tác vụ đọc được thực hiện đối với một tế bào nhớ, tất cả các tế bào nhớ trên cùng một hàng sẽ được làm tươi. Điều này làm giảm một lượng rất lớn tác vụ đọc phải thực hiện để làm tươi tế bào nhớ. Trở lại thí dụ trên, tác vụ đọc để làm tươi phải thực hiện cho 128 hàng trong 2 ms. Tuy nhiên để vừa vận hành trong điều kiện bình thường vừa phải thực hiện chức năng làm tươi người ta phải dùng thêm mạch phụ trợ, gọi là điều khiển DRAM (DRAM controller) 
IC 3242 của hảng Intel thiết kế để sử dụng cho DRAM 16K (Hình 24-06-13)
Ngã ra 3242 là địa chỉ 7 bit đã được đa hợp và nối vào ngã vào địa chỉ của DRAM. Một mạch đếm 7 bit kích bởi xung đồng hồ riêng để cấp địa chỉ hàng cho DRAM trong suốt thời gian làm tươi. 3242 cũng lấy địa chỉ 14 bit từ CPU đa hợp nó với địa chỉ hàng và cột đã được dùng khi CPU thực hiện tác vụ đọc hay viết. Mức logic áp dụng cho các ngã REFRESH ENABLE và ROW ENABLE xác định 7 bit nào của địa chỉ xuất hiện ở ngã ra mạch controller cho bởi bảng 
(Hình 24-06-13)
CÂU HỎI ÔN TẬP
6.1. Trình bày ngắn gọn cấu trúc ROM?
6.2. Trình bày ngắn gọn cấu trúc RAM?
BÀI 7: KỸ THUẬT ADC – DAC Mã bài: MĐ24-06
Giới thiệu:
Có thể nói sự biến đổi qua lại giữa các tín hiệu từ dạng tương tự sang dạng số là cần thiết vì: 
- Hệ thống số xử lý tín hiệu số mà tín hiệu trong tự nhiên là tín hiệu tương tự: cần thiết có mạch đổi tương tự sang số. 
- Kết quả từ các hệ thống số là các đại lượng số: cần thiết phải đổi thành tín hiệu tương tự để có thể tác động vào các hệ thống vật lý và thể hiện ra bên ngoài (thí dụ tái tạo âm thanh hay hình ảnh) hay dùng vào việc điều khiển sau đó (thí dụ dùng điện thế tương tự để điều khiển vận tốc động cơ) 
Mục tiêu: 
- Trình bày được cấu tạo, nguyên lý hoạt động, phạm vi ứng dụng các bộ chuyển đổi A/D và D/A.
- Giới thiệu được một số IC chuyển đổi thông dụng
- Rèn luyện tác phong làm việc nghiêm túc tỉ mỉ, cẩn thận, chính xác
Nội dung chính:
1. Mạch chuyển đổi số - tương tự (DAC)
Mục tiêu:
- Trình bày được cấu tạo, nguyên lý hoạt động, phạm vi ứng dụng các bộ chuyển đổi A/D
1.1 Tổng quát về chuyển đổi DAC 
1.1.1. Sơ đồ khối : 
Điện áp tương tự ngõ ra Va
Điện áp nhị phân ngõ vào 
DAC
Hình 24-07-1: Sơ đồ khối bộ chuyển đổi DAC
Bảng 7.1: Mối quan hệ giữa đầu ra và đầu vào
Tổ hợp mã nhị phân ngõ vào
Điện áp ở ngõ ra
000
001
010
011
100
101
110
111
0V
1V
2V
3V
4V
5V
6V
7V
b)Dạng điện áp thu được sau bộ lọc
t
V
1.1.2. Dạng tín hiệu ra 
a)Dạng điện áp thu được sau bộ ADC
t
V
Hình 24-07-2: a)Dạng điện áp thu được sau bộ b)Dạng điện áp thu được sau bộ 
1.2. Thông số kỹ thuật của bộ chuyển đổi DAC
1. Bit có ý nghĩa thấp nhất (LSB) và bit có ý nghĩa cao nhất (MSB) 
Qua các mạch biến đổi DAC kể trên ta thấy vị trí khác nhau của các bit trong số nhị phân cho giá trị biến đổi khác nhau, nói cách khác trị biến đổi của một bit tùy thuộc vào trọng lượng của bit đó. 
Nếu ta gọi trị toàn giai là VFS thì bit LSB có giá trị là: 
LSB = VFS / (2n - 1) 
và bit MSB = VFS .2n-1/ (2n - 1) 
Điều này được thể hiện trong kết quả của thí dụ 2 ở trên. 
(Hình 24-07-3: ) là đặc tuyến chuyển đổi của một số nhị phân 3 bit
(Hình 24-07-3a) là đặc tuyến lý tưởng, tuy nhiên, trong thực tế để đường trung bình của đặc tính chuyển đổi đi qua điểm 0 điện thế tương tự ra được làm lệch (1/2)LSB (Hình 24-07-3b). Như vậy điện thế tương tự ra được xem như thay đổi ở ngay giữa hai mã số nhị phân vào kế nhau. Thí dụ khi mã số nhị phân vào là 000 thì điện thế tương tự ra là 0 và điện thế tương tự ra sẽ lên nấc kế 000+(1/2)LSB rồi nấc kế tiếp ở 001+(1/2)LSB.v.v....Trị tương tự ra ứng với 001 gọi tắt là 1LSB và trị toàn giai VFS = 7LSB tương ứng với số 111 
2. Sai số nguyên lượng hóa (quantization error) 
Trong sự biến đổi, ta thấy ứng với một giá trị nhị phân vào, ta có một khoảng điện thế tương tự ra. Như vậy có một sai số trong biến đổi gọi là sai số nguyên lượng hóa và =(1/2)LSB 
3. Độ phân giải (resolution) 
Độ phân giải được hiểu là giá trị thay đổi nhỏ nhất của tín hiệu tương tự ra có thể có khi số nhị phân vào thay đổi. Độ phân giải còn được gọi là trị bước (step size) và bằng trọng lượng bit LSB. 
Số nhị phân n bit có 2n giá trị và 2n - 1 bước 
Hiệu thế tương tự ra xác định bởi v0 = k.(B)2 
Trong đó k chính là độ phân giải và (B)2 là số nhị phân 
Người ta thường tính phần trăm phân giải: 
%res = (k / VFS)100 %
Với số nhị phân n bit 
%res = [1 / (2n - 1)]100 %
Các nhà sản xuất thường dùng số bit của số nhị phân có thể được biến đổi để chỉ độ phân giải. Số bit càng lớn thì độ phân giải càng cao (finer resolution) 
4. Độ tuyến tính (linearity) 
Khi điện thế tương tự ra thay đổi đều với số nhị phân vào ta nói mạch biến đổi có tính tuyến tính 
5. Độ đúng (accuracy) 
Độ đúng (còn gọi là độ chính xác) tuyệt đối của một DAC là hiệu số giữa điện thế tương tự ra và điện thế ra lý thuyết tương ứng với mã số nhị phân vào. Hai số nhị phân kế nhau phải cho ra hai điện thế tương tự khác nhau đúng 1LSB, nếu không mạch có thể tuyến tính nhưng không đúng (Hình 24-07-4) 
Hình 24-07-4: a)Dạng truyến tính b) Tuyến tính nhưng không đúng
1.3.Mạch DAC dùng mạng điện trở có trị số khác
Hình 24-07-4: Sơ đồ mạch DAC dùng mạch điện trở
Trong mạch trên, nếu thay OP-AMP bởi một điện trở tải, ta có tín hiệu ra là dòng điện. 
Như vậy OP-AMP giữ vai trò biến dòng điện ra thành điện thế ra, đồng thời nó là một mạch cộng 
Ta có v0 = -RF.I = -(23b3 + 22b2 + 2b1+b0)Vr.RF/23R 
= -(2n-1 bn-1 + 2n-2 bn-2 + ........+ 2b1 + b0)Vr.RF /2n-1.R
Nếu RF = R thì: 
v0 =-(2n-1 bn-1 + 2n-2 bn-2 + ........+ 2b1 + b0)Vr. /2n-1.
Thí dụ: 
1/ Khi số nhị phân là 0000 thì v0 = 0 
1111 thì v0 = -15Vr / 8 
2/ Với Vr = 5V ; R = RF = 1kΩ 
Ta có kết quả chuyển đổi như sau: 
Bảng 7.2: Kết quả chuyển đổi
Mạch có một số hạn chế: 
- Sự chính xác tùy thuộc vào điện trở và mức độ ổn định của nguồn tham chiếu Vr 
- Với số nhị phân nhiều bit thì cần các điện trở có giá trị rất lớn, khó thực hiện. 
1.4. Mạch DAC sử dụng nguồn dòng 
Hình 24-07-5: Sơ đồ mạch DAC sử dụng nguồn dòng 
1.5. Mạch DAC dùng điện trở R và 2R 
Hình 24-07-5: Sơ đồ mạch DAC dùng điện trở R và 2R 
Cho RF = 2R và lần lượt 
Cho b3 = 1 các bit khác = 0, ta được: v0 = -8(Vr /24) 
Cho b2 = 1 các bit khác = 0, ta được: v0 = -4(Vr /24) 
Cho b1 = 1 các bit khác = 0, ta được: v0 = -2(Vr /24) 
Cho b0 = 1 các bit khác = 0, ta được: v0 = - (Vr /24) 
Ta thấy v0 tỉ lệ với giá trị B của tổ hợp bit 
B = (b3 b2 b1 b0 )2 v0 = - B(Vr /24) 
2. Mạch chuyển đổi tương tự - số (ADC) 
Mục tiêu:
- Trình bày được cấu tạo, nguyên lý hoạt động, phạm vi ứng dụng các bộ chuyển đổi D/A.
2.1. Tổng quát về chuyển đổi ADC
2.1.1. Sơ đồ khối :
Điện áp tương tự ngõ vào Va
Điện áp nhị phân ngõ ra 
DAC
Hình 24-07-6: Sơ đồ khối bộ chuyển đổi ADC
2.1.2. Dạng tín hiệu ra :
Hình 24-07-7: Dạng số thu được
V
 010 010 101 011 010
t
2.2. Vấn đề lấy mẫu và giữ (sample anh hold) 
Để biến đổi một tín hiệu tương tự sang tín hiệu số, người ta không thể biến đổi mọi giá trị của tín hiệu tương tự mà chỉ có thể biến đổi một số gía trị cụ thể bằng cách lấy mẫu tín hiệu đó theo một chu kỳ xác định nhờ một tín hiệu có dạng xung. Ngoài ra, mạch biến đổi cần một khoảng thời gian cụ thể (khoảng 1μs - 1ms) do đó cần giữ mức tín hiệu biến đổi trong khoảng thời gian này để mạch có thể thực hiện việc biến đổi chính xác. Đó là nhiệm vụ của mạch lấy mẫu và giữ. 
Hình 24-07-8 là dạng mạch lấy mẫu và giữ cơ bản: Điện thế tương tự cần biến đổi được lấy mẫu trong thời gian rất ngắn do tụ nạp điện nhanh qua tổng trở ra thấp của OP-AMP khi các transistor dẫn và giữ giá trị này trong khoảng thời gian transistor ngưng (tụ phóng rất chậm qua tổng trở vào rất lớn của OP-AMP) 
(Hình 24-07-8)
2.3. Mạch ADC dùng điện áp tham chiếu nấc thang
Hình 24-07-9: Sơ đồ mạch ADC dùng điện áp tham chiếu nấc thang
Một cách đơn giản để tạo điện thế tham chiếu có dạng nấc thang là dùng một mạch DAC mà số nhị phân vào được lấy từ mạch đếm lên (H 8.8). Khi có xung bắt đầu FlipFlop và mạch đếm được đặt về 0 nên ngã ra Q của FF lên 1, mở cổng AND cho xung CK vào mạch đếm. Ngã ra mạch đếm tăng dần theo dạng nấc thang (VDAC), đây chính là điện thế tham chiếu, khi Vr còn nhỏ hơn va, ngã ra mạch so sánh còn ở mức thấp và Q vẫn tiếp tục ở mức cao, nhưng khi Vr vùa vượt va ngã ra mạch so sánh lên cao khiến Q xuống thấp, đóng cổng AND không cho xung CK qua và mạch đếm ngưng. Đồng thời ngã ra Q lên cao báo kết thúc sự chuyển đổi. Số đếm ở mạch đếm chính là số nhị phân tương ứng với điện thế vào. 
Gọi thời gian chuyển đổi là tc. Thời gian chuyển đổi tùy thuộc điện thế cần chuyển đổi. Thời gian lâu nhất ứng với điện thế vào bằng trị toàn giai: 
tc(max) = 2n / fCK=2n .TCK 
Mạch đổi này có tốc độ chậm. Một cách cải tiến là thay mạch đếm lên bởi một mạch đếm lên/xuống (Hình 24-07-10). Nếu ngã ra mạch so sánh cho thấy Vr nhỏ hơn va, mạch Logic sẽ điều khiển đếm lên và ngược lai thì mạch sẽ đếm xuống. Nếu va không đổi Vr sẽ dao động quanh trị va với hai trị số khác nhau 1 LSB 
(Hình 24-07-10)
2.4. Mạch ADC gần đúng lấy liên tiếp 
Hình 24-07-11: Sơ đồ mạch ADC gần đúng lấy liên tiếp
Mạch đổi lấy gần đúng kế tiếp dùng cách tạo điện thế tham chiếu một cách có hiệu quả hơn khiến việc chuyển đổi ra mã số n bit chỉ tốn n chu kỳ xung CK. Mạch này bao gồm: một mạch so sánh, một mạch ghi dịch đặc biệt (SAR) và một mạch DAC (Hình 24-07-12). 
Hình 24-07-12: Sơ đồ mạch SAR
Mạch SAR (Hình 24-07-12) là mạch ghi dịch có kết hợp điều khiển Logic. Mạch gồm 6 FF D mắc thành chuỗi, ngã ra FF cuối (F) hồi tiếp về FF đầu (A) , khối điều khiển gồm 4 cổng AND và 4 FF RS có ngã vào tác động mức cao, các ngã ra Q của các FF RS được đưa vào mạch DAC để tạo điện thế tương tự Vr (dùng so sánh với điện thế ra từ mạch lấy mẫu và giữ va), đồng thới đây cũng là mã số ra khi sự biến đổi đã kết thúc. 
Hoạt động: Lúc có xung bắt đầu, mạch SAR được đặt về 0. Ngã ra DAC được làm lệch 1/2 LSB để tạo đặc tính chuyển đổi như đã nói trong phần trước, kế đó SAR đưa bit MSB lên cao (bằng cách preset FF A), các bit khác bằng 0, số này được đưa vào mạch DAC để tạo điện thế tham chiếu Vr để so sánh với va. Tùy theo kết quả so sánh, nếu Vr > va thì ngã ra mạch so sánh ở mức cao khiến SAR bỏ đi bit MSB khi có xung CK kế tiếp xuất hiện, còn nếu Vr < va thì ngã ra mạch so sánh ở mức thấp, khiến SAR giữ bit MSB lại (FF RS 4 giữ nguyên trạng thái) đồng thời đưa bit có nghĩa kế tiếp lên cao (do FF 3 được set từ giá trị 1 ở ngã ra FF B, trị 1 này được chuyển từ FF A sang). Mạch so sánh tiếp tục làm việc và kết quả sẽ được quyết định theo cùng cách thức như đối với bit MSB.... Tiếp tục như vậy cho đến bit cuối cùng của SAR, lúc đó va gần Vr nhất và ta được kết quả chuyển đổi trong thời gian tối đa là n chu kỳ xung đồng hồ. Mạch chuyển đổi chấm dứt khi ngã ra FF F lên mức cao cho phép mở các đệm để cho mã số ra. 
2.5. Mạch ADC gần đúng lấy liên tiếp chuyển đổi song song 
Đây là mạch đổi có tốc độ chuyển đổi rất nhanh, có thể đạt vài triệu lần trong một giây, áp dụng vào việc chuyển đổi tín hiệu hình trong kỹ thuật video. Thí dụ để có mạch đổi 3 bit, người ta dùng 7 mạch so sánh ở ngã vào và một mạch mã hóa ưu tiên để tạo mã số nhị phân ở ngõ ra (Hình 24-07-13). 
- Khi va < Vr /10, các ngã ra mạch so sánh đều lên cao khiến mã số ra là 000 
- Khi Vr /10 <va < 2Vr /10, ngã ra mạch so sánh 1 xuống thấp khiến mã số ra là 001 
- Khi 2Vr /10 <va < 3Vr /10, ngã ra mạch so sánh 2 xuống thấp khiến mã số ra là 010 
Cứ như thế, ta thấy mã số ra tỷ lệ với điện thế tương tự vào 
Hình 24-07-13: Sơ đồ mạch ADC gần đúng lấy liên tiếp chuyển đổi song song
CÂU HỎI ÔN TẬP
7.1. Trình bày tổng quát và thông số kỹ thuật của mạch DAC?
7.2. Trình bày tổng quát và thông số kỹ thuật của mạch ADC?
TRẢ LỜI CÂU HỎI VÀ BÀI TẬP
Các phần câu hỏi hệ thống bài có trong sách giáo khoa
1.3. F(x3,x2,x1,x0) = ∑(0, 1, 3, 7, 8, 10, 12, 15)
x1x0
x3x2
00
01
11
10
00
0
1
1
1
3
1
2
01
4
5
7
1
6
11
12
1
13
15
1
14
10
8
1
9
11
10
1
F(x3,x2,x1,x0) = ∏(1, 3, 5, 8, 9, 10, 13, 14)
x1x0
x3x2
00
01
11
10
00
0
1
0
3
0
2
01
4
5
0
7
6
11
12
13
0
15
14
0
10
8
0
9
0
11
10
0
1.4. 	a) A=A 
b) AB=AB
c) AB=AB
1.5 	a) 
 	b)
4.3. Bảng trạng thái và hàm chuyển mạch đếm 6: 
HC = 1 ⇒ JC =KC = 1 
Xác định JA, KA, JB, KB 
Bảng Karnaugh cho hai hàm chuyển HA & HB 
Mạch: 
4.4. Thiết kế mạch đếm 7 không đồng bộ, dùng FF JK có ngã vào xung đồng hồ tác động bởi cạnh lên của CK.
Bảng trạng thái 
Nhận xét bảng trạng thái ta thấy mỗi lần QB thay đổi từ 1 xuống 0 thì QA đổi trạng thái, mà FF có xung đồng hồ tác động bởi cạnh lên nên ta có thể lấy BQlàm xung đồng hồ cho FFA và JA=KA=1. 
FF B và FFC sẽ dùng xung đồng hồ hệ thống, dùng phương pháp MARCUS để xác định J & K của các FF này. 
Ta thấy ngay KC=1 
TÀI LIỆU THAM KHẢO
Tiếng việt
1. Bùi Minh Tiêu, Kỹ thuật số tập I, II, Nhà xuất bản Đại học 
2. TS. Nguyễn Viết Nguyên, Kỹ thuật số, Nhà xuất bản giáo dục
3. TS. Lương Ngọc Hải, Kỹ thuật xung - số, Nhà xuất bản giáo dục
4. Nguyễn Thúy Vân (1997), Nhà xuất bản khoa học và kỹ thuật
5. Đỗ Kim Bằng (2004), Kỹ thuật số- Lý thuyết và ứng dụng, NXB lao động-Xã hội 
6. Trần Văn Trọng (1999), Giáo trình kỹ thuật số, Đại học sư phạm kỹ thuật TP. Hồ Chí Minh
7. Nguyễn Tấn Phước (1998), Giáo trình linh kiện điện tử, Nhà xuất bản giáo dục
8. Nguyễn Hữu Phương (1995), Giáo trình mạch số, Nhà xuất bản giáo dục
Tiếng Anh
1. GAL Data Book (1992). Lattice
2. David Green (1936). Modern logic design-University of Manchester
3. Comer, D.J. Digital logic and state Machine Design-Holt. Rinecharn & Winston. Eastbourne.