Giáo trình Mô đun Điện tử cơ bản - Điện công nghiệp

ar), đầu vào (thiết lập-“1”Preset). Ngoài ra FF còn thường hay có đầu vào đồng hồ (Clock). 
Sơ đồ khối tổng quát của một FF 
Flip-Flop (FF)
Clr
Pr
Q
Ck
Các đầu 
vào điều khiển
Hình 24.1. Sơ đồ khối Filip – Flop (FF)
Ký hiệu
Tính tích cực của tín hiệu
Tích cực là mức thấp “L”
Tích cực là mức thấp “H”
Tích cực là sườn dương của xung nhịp
Tích cực là sườn âm của xung nhịp
Các ký hiệu tích cực như sau:
1.1.3. Phân loại.
Có nhiều cách phân loại FF.
* Theo chức năng làm việc của các đầu vào điều khiển: hiện nay thường sử dụng loại FE một đầu vào D – FF, T – FF và loại FF hai đầu vào RS – FF và JK – FF, ngoài ra đôi khi còn có thể gặp loại FF nhiều đầu vào.
* Theo cách làm việc ta có loại FF không đồng bộ và đồng bộ. đối với loại không đồng bộ, các tín hiệu điều khiển vẫn điều khiển được hoạt động của FF đúng không cần tín hiệu đồng bộ. ngược lại, ở loại FF đồng bộ các tín hiệu điều khiển chỉ điều khiển được hoạt động của FF khi và chỉ khi có tín hiệu đồng bộ và tín hiệu này tích cực. loại đồng bộ này lại được chia làm loại đồng bộ thường và loại đồng bộ chủ - tớ (Master – Slave). 
Sơ đồ khối của phân loại của FF.
D-FF
T-FF
RS-FF
JK-FF
ASync
Sync
Normal
Marster - Slave
FLIP - FLOP
Theo chức năng
Theo cách làm việc
 Hình 24.2. Sơ đồ khối phân loại FF
1.1.4. Nguyên lý hoạt động chung.
* Ngõ ra chỉ thay đổi theo ngõ vào khi có tác động của xung Ck.
* Khi không có tác động của xung Ck thì ngõ ra giữ nguyên.
* Không đồng bộ là các tín hiệu điều khiển vẫn điều khiển được hoạt động của FF không cần tín hiệu đồng bộ.
* Đồng bộ là các tín hiệu điểu khiển chỉ điều khiển được hoạt động của FF khi và chỉ khi có tín hiệu đồng bộ và tín hiệu này là tích cực. nếu đồng bộ này chia làm 2 loại( đồng bộ thường, đồng bộ chủ - tớ.
1.2. Mạch RS Flip – Flop
1.2.1. Ký hiệu.
* Định nghĩa: RS-FF là loại FF có hai đầu vào điều khiển R,S.S là đầu vào đặt(thiết lập “1” - set) còn R là đầu vào xóa (reset)
RS- Flip-Flop
Clr
Pr
Q
S
R
CK
* Sơ đồ khối.
Hình 24.3. Sơ đồ khối RS - FF
Bảng trạng thái.
Dòng
S
R
Q
Q+
0
0
0
0
0
1
0
0
1
1
2
0
1
0
0
3
0
1
1
0
4
1
0
0
1
5
1
0
1
1
6
1
1
0
X
7
1
1
1
X
Phương trình đặc trưng của RS-FF có dạng: 	Q+ = S + Q
 Nguyên lý hoạt động.
R
S
Qn +1
0
0
Q
0
1
0
1
0
1
1
1
X
- Khi S = R = 0 FF giữ nguyên trạng thái cũ Q’ = Q.
- Khi S = 0, R = 1, đầu vào xóa (Reset) có tín hiệu, FF sẽ chuyển đến trạng thái 0 nghĩa là Q’ = 0 dù rằng trước đó FF ở trạng thái 0 hay 1.
- Khi S = 1, R = 0, đầu vào thiết lập “1”(set) có tín hiệu, FF sẽ chuyển đến trạng thái 1 nghĩa là Q+ = 1.
- Tổ hợp tín hiệu vào R=S= 1 là tổ hợp tín hiệu vào cấm của RS-FF. Khi đó FF nhận được đồng thời 2 tín hiệu điều khiển thiết lập “1” (S=1) và xóa (R=1) trạng thái của FF sẽ không xác định.
* Bảng đầu kích cho RS-FF.
Hàng
Q
Q+
R
S
1
0
0
X
0
2
0
1
0
1
3
1
0
1
0
4
1
1
0
X
- Ở hàng thứ 1 khi Q = Q+ là 0→0 đầu vào S = 0 còn R có thể lấy giá trị tùy ý 0 hay 1 ta ký hiệu là X
	- Hàng thứ 4 khi Q → Q+ là 1→1 đầu vào R = 0 còn S lấy giá trị tùy ý X.
	- Khi FF thay đổi trạng thái 0 →1 thì R = 0, S = 1.
	- Cuối cùng khi FF chuyển từ 1→0 thì R = 1,S = 0.
* Sơ đồ RS-FF dùng NAND.
S
Q
CK
R
Pr
Clr
Hình 24.4. Sơ đồ nguyên lý RS-FF dùng cổng AND
* Giản đồ dạng sóng của RS-FF.
CK
S
R
Q
Hình 24.5. Sơ đồ dạng sóng của RS-FF 
* Nhận xét.
RS-FF có thể làm việc ở chế độ đồng bộ và không đồng bộ vì với mỗi tập tín hiệu vào điều khiển RS luôn luôn tồn tại ít nhất 1 trong các trạng thái ổn định. 
1.3. Mạch JK Flip – Flop
1.3.1. Ký hiệu.
* Định nghĩa: JK-FF là loại FF có hai đầu vào điều khiển J,K.
JK- Flip-Flop
Clr
Pr
Q
K
J
CK
* Sơ đồ khối.
Hình 24.6. Sơ đồ khối JK-FF 
1.3.2. Bảng trạng thái.
Dòng
J
K
Q
Q+
0
0
0
0
0
1
0
0
1
1
2
0
1
0
0
3
0
1
1
0
4
1
0
0
1
5
1
0
1
1
6
1
1
0
1
7
1
1
1
0
Phương trình đặc trưng của JK-FF có dạng: 	Q+ = J + Q
1.3.3. Nguyên lý hoạt động.
J
K
Qn +1
0
0
Qn
0
1
0
1
0
1
1
1
- JK = 00, FF giữ nguyên trạng thái cũ: Q+ = Q
	- JK = 01, FF luôn luôn chuyển đến trạng thái 0: Q+ = 0
	- JK = 10, FF luôn luôn chuyển đến trạng thái 1: Q+ = 1
	- JK = 11, FF luôn luôn lật trạng thái 0: Q+ = 
* Bảng đầu kích cho JK-FF.
Hàng
Q
Q+
J
K
1
0
0
0
X
2
0
1
1
X
3
1
0
X
1
4
1
1
X
0
- Ở hàng thứ 1 khi Q → Q+ là 0→0, J = 0,K= X
	- Ở hàng thứ 4 khi Q → Q+ là 1→0, J = X, K= 0 
Nhưng JK –FF không có tổ hợp tín hiệu vào cấm, khi J=K =1 FF lật trạng thái nên:
	- Ở hàng thứ 2 khi Q → Q+ là 0→1, J = 1, K= X
	- Ở hàng thứ 3 khi Q → Q+ là 1→0, J = X, K= 1
* Sơ đồ JK-FF dùng NAND.
J
Q
CK
K
Pr
Clr
Hình 24.7. Sơ đồ nguyên lý JK-FF dùng cổng NAND
Các tín hiệu điều khiển J, K chỉ tác động đến mạch khi Ck ở mức logic cao “H”, 2 tín hiệu xóa (Clear) và thiết lập (Preset) là những tín hiệu không đồng bộ, mức tích cực thấp “L”. Sự hồi tiếp từ đầu ra về đầu vào sẽ vào sẽ làm cho mạch dao động khi xung động bộ Ck và các tín hiệu điều khiển J, K ở mức cao “H”. Hiện tượng này được gọi là hiện tượng đua vòng quanh và có thể gây nên chuyển biến sai nhầm của mạch.
* Giản đồ dạng sóng của JK-FF.
CK
J
K
∆t
Q
δt
Hình 24.8. Sơ đồ dạng xung JK-FF 
∆t là khoãng thời gian tồn tại xung CK.
Δt là thời gian quá độ của mạch.
* Nhận xét.
JK-FF không thể làm việc ở chế độ không đồng bộ vì mạch sẽ rơi vào trạng thái dao động nếu như tập tín hiệu vào là 11 với JK-FF. JK-FF chỉ có thể làm việc ở chế độ đồng bộ.
1.4. Mạch D Flip – Flop
1.4.1. Ký hiệu.
* Định nghĩa: D-FF là loại FF có một đầu vào điều khiển D.(delay-trễ: D)
D- Flip-Flop
Clr
Pr
Q
Ck
D
* Sơ đồ khối.
Hình 24.9. Sơ đồ khối D-FF 
1.4.2. Bảng trạng thái.
D
Q
Q+
0
0
0
0
1
0
1
0
1
1
1
1
Phương trình đặc trưng của D-FF có dạng: 	Q+ = D
1.4.3. Nguyên lý hoạt động.
Dn
Qn +1
0
0
1
1
Dn là giá trị của ngõ vào D ở xung thứ n.
Qn +1 là giá trị của ngõ ra Q ở xung thứ n +1.
* Bảng đầu kích cho D-FF.
Hàng
Q
Q+
D
1
0
0
0
2
0
1
1
3
1
0
0
4
1
1
1
Do đặc điểm của D-FF là tín hiệu ra ở điểm t + t chính là tín hiệu vào ở thời điiểm t, nghĩa là Q+ = D.
* Sơ đồ D-FF dùng NAND.
D
Q
CK
Hình 24.10. Sơ đồ D-FF dùng cổng NAND
* Giản đồ dạng sóng của D-FF.
CK
D
Q
FF làm việc theo đúng chức năng
FF chốt lại trạng thái cũ
Hình 24.11. Sơ đồ dạng xung D-FF 
Nếu gọi t là thời gian quá độ của mạch, thì D-FF là khâu trễ có thời gian trễ là t. Đầu ra Q chính là sự trễ của đầu vào một khoảng thời gian t. Chính vì vậy mà FF này có tên là D-FF.
* Nhận xét.
D-FF có thể làm việc ở chế độ đồng bộ và không đồng bộ vì với mỗi tập tín hiệu vào điều khiển D luôn luôn tồn tại ít nhất 1 trong các trạng thái ổn định. 
1.5. Mạch T Flip – Flop
1.5.1 Ký hiệu.
* Định nghĩa: T-FF là loại FF có một đầu vào điều khiển T.(Toggle –lật: T)
T- Flip-Flop
Clr
Pr
Q
Ck
T
* Sơ đồ khối.
Hình 24.12. Sơ đồ khối T-FF 
1.5.2. Bảng trạng thái.
T
Q
Q+
0
0
0
0
1
1
1
0
1
1
1
0
Khi T = 0 thì FF giữ nguyên trạng thái cũ Q+ = Q
Khi T = 1 thì FF lật trạng thái mới Q+ ≠ Q
Phương trình đặc trưng của T-FF có dạng: 	Q+ = Q + T
1.5.3. Nguyên lý hoạt động.
Tn
Qn +1
0
Qn
1
n
Tn là giá trị của ngõ vào kế tiếp.
Qn +1 là giá trị của ngõ ra kế tiếp.
* Bảng đầu kích cho T-FF.
Hàng
Q
Q+
T
1
0
0
0
2
0
1
1
3
1
0
1
4
1
1
0
Khi T = 0, FF giữ nguyên trạng thái cũ, như vậy ứng với các trường hợp FF không thay đổi trạng thái: 0→0 và 1→1 thì T = 0 (hàng 1 và hàng 4). Ngược lại khi T = 1, FF sẽ lật trạng thái, như vậy với 2 trường hợp còn lại 0→1 và 1→0 thì T = 1.
Q+
T
Q
Q
T
D
* Sơ đồ T-FF dùng NAND.
Hình 24.13. Sơ đồ khối T-FF dùng cổng NAND
* Giản đồ dạng sóng của T-FF.
Q
T
Hình 24.14. Sơ đồ dạng xung T-FF 
Giả thiết rằng tín hiệu vào T tồn tại trong thời gian ∆t và δt là thời gian trễ của mạch. giả sử ban đầu của FF ở trạng thái 0, thì sau δt, FF sẽ lật lên trạng thái 1. Nếu tín hiệu vào T vẫn chưa kết thúc (tức là ∆t > δt ) thì mạch lại sẽ tiếp tục lật về trạng thái 0. Quá trình cứ tiếp tục như vậy cho đến khi đầu vào T trở về 0. Mạch ở trạng thái dao động. Khi kết thúc xung điều khiển T. Trong thực tế ∆t >> δt do vậy mạch luôn luôn ở trạng thái dao động khi T = 1. 
* Nhận xét.
T-FF không thể làm việc ở chế độ không đồng bộ vì mạch sẽ rơi vào trạng thái dao động nếu như tập tín hiệu vào là 1 với T-FF. T-FF chỉ có thể làm việc ở chế độ đồng bộ.
2. Mạch đếm
2.1. Ký hiệu.
Mạch đếm là mạch dãy đơn giản, cũng như các mạch dãy khác mạch đếm được xây dựng từ các phần tử nhớ là các Flip – Flop và các phần tử tổ hợp.
	Các mạch đếm là thành phần cơ bản của các hệ thống số, chúng được sử dụng để đếm thời gian, chia tần số, điều khiển các mạch khác Mạch đếm được dùng rất nhiều trong máy tính, trong thông tin. Đề xây dựng bộ đếm, người ta có thể dùng mã nhị phân hoặc các loại mã khác như mã Gray, mã NBCD, mã vòng
	Bộ đếm là một mạch dãy tuần hoàn có một đầu vào đếm và một đầu ra, mạch có số trạng thái trong bằng chính hệ số đếm (ký hiệu là Kđ). Dưới tác dụng của tín hiệu vào đếm, mạch sẽ chuyển từ trạng thái trong này đến một trạng thái trong khác theo một thứ tự nhất định. Cứ sau Kđ tín hiệu vào đếm, mạch lại trở về trạng thái xuất phát ban đầu.
	Sơ đồ khối của bộ đếm.
Bộ đếm (counter)
Hệ số đếm (Kđ)
Y
Xđ
Hình 24.15. Sơ đồ khối bộ đếm
Xđ là tín hiệu vào bộ đếm.
Y là tín hiệu ra của bộ đếm.
Kđ là hệ số đếm
2.2. Bảng trạng thái.
Bộ đếm
Phân loại theo Kđ
Phân loại theo hướng đếm
Phân loại theo khả năng lập trình
Phân loại theo cách làm việc
Đồng bộ
Không đồng bộ
Kđ = 2n
Kđ ≠ 2n
Đếm thuận
Đếm nghịch
Có thể lập trình
Không thể lập trình
* Phân loại theo cách làm việc
Bộ đếm đồng bộ (Synchronous counter) là bộ đến mà các FF dùng để mã hóa cho các trạng thái trong của bộ đếm thay đổi trạng thái cùng một lúc khi có tón hiệu vào đếm và mọi sự chuyển đổi trạng thái đều không qua các trạng thái trung gian. Dặc điểm của bộ đếm này là tín hiệu xung nhịp Ck được đưa đồng thời vào các FF.
Bộ đếm không đồng bộ (Asynchronous counter) : Nếu trong bộ đếm tồn tại ít nhất một cặp chuyển biến trạng thái từ Si →Sj mà trong đó các FF không thay đổi trạng thái cùng một lúc thì bộ đếm đó được gọi là bộ đếm không đồng bộ. Đặc điểm của bộ đếm này là tín hiệu xung nhịp Ck không được đưa vào đồng thời các FF. 
* Phân loại theo hệ số đếm (Kđ)
Bộ đếm có hệ số đếm K đ = 2n : Bộ đếm này còn được gọi là bộ đếm có hệ số đếm cực đại hay chiều dài cực đại, vì khi sử dụng n FF để mã hóa các trạng thái trong cho bộ đếm thì khả năng mã hóa tối đa là 2n.
Bộ đếm có hệ số đếm K đ ≠ 2n : Vẫn sử dụng n FF để mã hóa các trạng thái trong cho bộ đếm cho nên sẽ có 2n – Kđ trạng thái trong không được sử dụng đến. Vì vậy khi thiết kế bộ đếm này cần phải lưu ý đến các trạng thái không sử dụng đó, tức là cấn phải có biện pháp làm cho bộ đếm thoát khỏi các trạng thái đó một cách hợp lý để trở về chu trình đúng mà vẫn phải đảm bảo bộ đếm được thiết kế là đơn giản.
* Phân loại theo hướng đếm
Bộ đếm thuận (Up counter) là bộ đếm mà mỗi khi có tín hiệu vào đếm Xđ thì trạng thái trong của bộ đếm tăng lên 1.
Bộ đếm nghịch (Down Counter) là bộ đếm mà mỗi khi có tín hiệu vào đếm Xđ thì trạng thái trong của bộ đếm giảm đi 1.
* Phân loại theo khả năng lập trình.
Bộ đếm có khả năng chương trình hóa là bộ đếm có thể sử dụng với các hệ số đếm khác nhau, tùy thuộc vào tín hiệu điều khiển đưa vào nó. Do vậy bộ đếm này “mềm dẻo”, đa năng hơn các bộ đếm chỉ có 1 hệ số đếm cố định và ngày càng được sử dụng rộng rãi.
Bộ đếm không có khả năng chương trình hóa.
2.3. Nguyên lý hoạt động.
* Mã nhị phân.
* Mã gray.
* Mã BCD (binary coded decimal).
* Mã JOHNSON
* Mã vòng
MÃ JOHNSON
Mã BCD
2 biến
3 biến
4 biến
4 biến
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
1
0
0
1
0
0
0
0
0
0
1
1
1
1
1
0
1
1
0
0
0
0
1
0
0
1
1
1
1
1
1
1
0
0
0
1
1
0
1
1
1
1
1
1
0
1
0
0
0
0
1
0
1
1
1
0
1
0
1
0
1
1
1
0
1
1
0
0
0
1
1
0
1
1
1
0
0
0
1
1
0
0
0
1
0
0
1
Các bước thiết kế bộ đếm.
Vẽ đồ hình trạng thái
Lập bảng trạng thái
Xác định số (hàm và biến) FF của bộ đếm (n) mã hóa trạng thái theo mã đã cho.
Xác định hệ phương trình hàm ra, hàm kích của các FF và tối thiểu
Vẽ sơ đồ logic
Ví dụ: Dùng D – FF để phân tích bộ đếm nhị phân đồng bộ với hệ số đếm Kđ = 2.
* Đồ hình trạng thái.
S0
S1
A
Ck
* Bảng trạng thái.
S
A
A+
DA
S0
0
1
1
S1
1
0
0
* Hàm: DA = 
D- Flip-Flop
A
Ck
D
Xa
* Sơ đồ logic.
Hình 24.16. Sơ đồ logic bộ đếm
3. Sơ đồ chân vi mạch phân kênh 74ls112 
3.1.Sơ đồ vi mạch 
Hình 24.17. Sơ đồ vi mạch phân kênh 74ls112
3.2.Chức năng chân vi mạch 
Hình 24.8. Sơ đồ chức năng chân vi mạch 74ls112
3.3. Bảng trạng thái
4.Lắp ráp và khảo sát mạch đếm lên không đồng bộ 4 bit
4.1.Lắp ráp
Bước 1: chọn và kiểm tra linh kiện
Bước 2: Lắp ráp linh kiện lên Bỏad
Bước 3: Kiểm tra lại mạch
Bước 4: Cấp nguồn cho mạch
4.2.Khảo sát mạch
Dùng máy hiện sóng kiểm tra xung ngõ ra của mạch
CÂU HỎI ÔN TẬP
Bài tập 1: Khảo sát mạch đếm lên – xuống IC 74LS76, IC 74LS193, IC 74LS192.
Bài tập 2: Khảo sát mạch đếm đồng hồ IC 74LS76.
Bài tập 3: Khảo sát mạch đếm lên từ 0 đến 9, IC 74LS90, IC 4511,IC 74LS47.
Bài tập 4: Khảo sát mạch đếm xuống từ 9 đến 0, IC 74LS90, IC 4511, IC 74LS47.
Bài tập 5: Khảo sát mạch đếm lên từ 00 đến 99, IC 74LS90, IC 4511,IC 74LS47.
Bài tập 6: Khảo sát mạch đếm xuống từ 99 đến 00, IC 74LS90, IC 4511,IC 74LS47.
Bài tập 7: Khảo sát mạch đếm giây IC 74LS90, IC 4511, IC 74LS47.
Bài tập 8: Khảo sát mạch đếm phút IC 74LS90, IC 4511, IC 74LS47.
Bài tập 9: Khảo sát mạch đếm gời IC 74LS90, IC 4511, IC 74LS47.
Bài tập 10: Khảo sát mạch đếm giây, phút, gời IC 74LS90, IC 4511, IC 74LS47.
YÊU CẦU ĐÁNH GIÁ KẾT QUẢ HỌC TẬP BÀI 24: 
Nội dung:
+ Về kiến thức: - Trình bày được khái niệm và nguyên lý mạch đếm 
- Trình bày được bảng trạng thái, chức năng nhiệm vụ các chân IC đếm lên
+ Về kỹ năng: 	
- Lắp ráp, khảo sát được mạch đúng yêu cầu kỹ thuật 
- Đo, kiểm tra được các thông số của mạch đảm bảo đúng yêu cầu kỹ thuật 
+ Về thái độ: Rèn luyện tính tỷ mỉ, chính xác, an toàn và vệ sinh công nghiệp
Phương pháp: 	
+ Về kiến thức: Được đánh giá bằng phương pháp viết, trắc nghiệm.
+ Về kỹ năng: Được đánh giá bằng phương pháp thực hành.
+ Về thái độ: Rèn luyện tính tỷ mỉ, chính xác, an toàn và vệ sinh công nghiệpTÀI LIỆU CẦN THAM KHẢO:
[1] - Giáo trình linh kiện, mạch điện tử, Nxb Khoa học kỹ thuật 2004
[2] - Sổ tay tra cứu linh kiện điện tử.
[3] - Sổ tay tra cứu tranzito Nhật Bản.
[4]- Nguyễn Thế Công, Trần Văn Thịnh, Điện tử công suất, lý thuyết, thiết kế, ứng dụng, Nxb Khoa học kỹ thuật 2008.
[5]- Võ Minh Chính, Phạm Quốc Hải, Trần Trọng Minh, Điện tử công suất, Nxb Khoa học kỹ thuật 2004
[6]- Võ Minh Chính, Điện tử công suất, Nxb Khoa học kỹ thuật 2008
[7] - Phạm Quốc Hải, Phân tích và giải mạch điện tử công suất, Nxb Khoa học kỹ thuật 2002 
 [8] – Lê Đăng Doanh, Nguyễn Thế công, Trần Văn Thịnh, Điện tử công suất tập 1,2, Nxb Khoa học kỹ thuật 2007