Giáo trình Điện tử cơ bản (Phần 1)
Chất bán dẫn thuần
Xét chất bán dẫn loại Silic: Cấu hình electron của Si (Z = 14) là: 1s22s22p63s23p2.
Từ cấu hình electron ta thấy: Silic có 3 lớp điện tử, lớp ngoài cùng có 4 điện tử hóa trị
trong khi đó có thể chứa đến 8 nguyên tử nên lớp điện tử ngoài cùng là chưa hoàn thiện.
E
g > 5eV
Vùng dẫn
Vùng cấm
Vùng hóa trị
E
a) Chất cách điện
E
g 5eV
E
b) Chất bán dẫn
Vùng dẫn (hoặc vùng tự do)
Vùng hóa trị
E
c) Chất dẫn điện
Hình 1.1. Giản đồ cấu trúc vùng năng lượngTrang 2
Các điện tử sẽ tham gia tác động lẫn nhau giữa các nguyên tử, chúng tạo thành tinh thể
Silic hay phân tử hợp chất hóa học của Silic với các chất khác.
Trong mạng tinh thể của Silic, mỗi nguyên tử Silic liên kết với 4 nguyên tử Silic
khác nằm cạnh nó nhờ 4 liên kết cộng hóa trị như hình 1.3b.
Tính chất dẫn điện của kim loại là do sự tồn tại của các điện tử tự do (hay điện tử
dẫn), chúng có mối liên kết rất yếu với các nguyên tử.
Nếu khối tinh thể Silic là hoàn toàn nguyên chất và trong điều kiện bình thường thì
tất cả các điện tử hóa trị của nguyên tử sẽ liên kết với nhau nên không tồn tại điện tử tự
do. Do vậy trong điều kiện bình thường thì tinh thể Silic không dẫn điện.
Nếu ta kích thích năng lượng bằng cách đốt nóng, chiếu chùm tia phóng xạ hoặc
đặt một cường độ điện trường, vào mạng tinh thể để làm tăng mức năng lượng của các
điện tử thì các điện tử này có thể phá vỡ mối liên kết với nguyên tử, thoát ra ngoài thành
điện tử tự do.
Ở mỗi liên kết vừa bị phá vỡ, điện tử thoát ra ngoài để lại 1 lỗ trống, lỗ trống này
dễ bị 1 điện tử ở mối liên kết khác nhảy đến lấp chỗ trống và do vậy sẽ xuất hiện 1 lỗ
trống mới ở nơi điện tử vừa đi khỏi.
Quá trình cứ tiếp tục như vậy, ta thấy điện tử di chuyển theo 1 chiều nhất định nào
đó, lỗ trống không di chuyển nhưng ta thấy dường như nó di chuyển theo chiều ngược
lại với chiều di chuyển của điện tử.
Ta nhận thấy rằng ở chất bán dẫn nguyên chất thì mật độ điện tử tự do bằng mật độ
lỗ trống nên tính chất dẫn điện của chất bán dẫn phụ thuộc vào tác nhân bên ngoài kích
thích các điện tử thoát khỏi mối liên kết với nguyên tử.
Trang 1
Trang 2
Trang 3
Trang 4
Trang 5
Trang 6
Trang 7
Trang 8
Trang 9
Trang 10
Tải về để xem bản đầy đủ
Tóm tắt nội dung tài liệu: Giáo trình Điện tử cơ bản (Phần 1)
5.13. Điện trở ngõ vào: Ei RR )1( Hình 5.12.Sơ đồ mạch Hình 5.13.Mạch ngõ vào Theo định luật Kirchhoff 2 cho ngõ ra: CCCEEECC RIVRIV Thay thế IE IC, suy ra điện áp VCE: )( ECCCCCE RRIVV Điện áp cực Emitter VE: REEEE VRIV Điện áp cực Collector VC: CCCCC RIVV Điện áp cực Base VB: EBEB VVV 5.3.3. Mạch phân cực bằng điện áp hồi tiếp từ Collecter Xét mạch phân cực hồi tiếp điện áp như hình 5.14. Hình 5.11. Mạch phân cực BJT có thêm điện trở cực E Hình 5.14. Mạch khuếch đại hồi tiếp cực C Trang 54 - Theo định luật Kirchhoff 2 cho ngõ vào: EEBEBBCCCC RIVRIRIV ' Có thể xem: BCC III ' ; CE II Thế vào phương trình trên được: BBECBBECC IRRRIVV )( Suy ra dòng điện IB: )( ECB BECC B RRR VV I - Theo định luật Kirchhoff 2 cho ngõ ra: CCCEEECC RIVRIV ' Do CC II / và CE II nên: CECECCC VRRIV )( Hay: )( CECCCCE RRIVV 5.3.4. Mạch phân cực kiểu phân áp Mạch phân cực bằng cầu phân áp dc hình 5.15. Mạch phân cực kiểu phân áp được vẽ lại tương đương như hình 5.16. Trong đó điện trở Thevenin và điện áp Thevenin được xác định như sau: - Xác định điện trở Thevenin RTh bằng cách ngắn mạch nguồn điện áp như hình 5.17. 21Th RRR Xác định điện áp Thevenin Eth bằng sơ đồ mạch điện như hình 5.18. 21 2 CC2RTh RR R VVE - Theo định luật Kirchhoff 2 cho ngõ vào: 0RIVRIE EEBEThBTh Thay thế dòng IE = ( + 1) IB ta suy ra dòng IB: ETh BETh B R)1(R VE I - Theo định luật Kirchhoff 2 cho ngõ ra: )( ECCCCCE RRIVV Hình 5.15. Mạch phân cực phân áp Hình 5.16. Mạch tương đương Hình 5.17. Xác định RTh Hình 5.18. Xác định ETh Trang 55 5.4. Hệ số ổn định nhiệt Các yếu tố gây bất ổn định điểm làm việc đó là: điện áp nguồn cung cấp, nhiệt độ. Ở đây ta chỉ xét đến yếu tố nhiệt độ vì nó liên quan đến vấn đề phân cực cho transistor. Khi nhiệt độ thay đổi sẽ ảnh hưởng đến các thông số của transistor, thể hiện bởi các tham số sau: - Dòng rỉ: * 12 2)()( 12 T TT COCO TITI ; trong đó *T là độ biến thiên nhiệt độ làm dòng điện bão hòa ngược tăng gấp đôi, thường bằng 10oC. - Hệ số truyền đạt dòng điện α, β : ) 75 TT 1( 12TT 12 - Điện áp VBE ứng với IB = const: CmVV o BE /)5,22( Vậy khi nhiệt độ làm việc của transistor bị thay đổi làm các thông số trên của transistor thay đổi theo kết quả là điểm làm việc Q bị dịch chuyển trên đặc tuyến ngõ ra hình 5.19. Hình 5.19. Điểm làm việc Q bị dịch chuyển khi nhiệt độ thay đổi a. 25oC, b. 1000C Tiêu chuẩn đánh giá sự bất ổn định của mạch theo nhiệt độ là S, các hệ số bất ổn định là: )1( )1( )1( )1( 1 )( C B C B C C BC C CO C CO I I I I I I II I I I IS BE C BE V I VS )( ; C I S )( Ví dụ 5.1: Xét sự bất ổn định nhiệt của mạch hình 5.20: - Theo định luật Kirchhoff 2 cho ngõ vào: EEBEBBCC RIVRIV Ta có: COEC III COC E II I Hình 5.20. Mạch phân cực cố định Trang 56 C COC CEB I II III Thay các công thức trên vào biểu thức VCC: BE CO BE EB C E COC BEBC COC CC RR I V RR I R II VRI II V 1 Suy ra: CO BE BE BE BECC C I RR RR RR VV I )1()1( )( Thay 1 , ta được: CO EB BE EB BECC C I RR RR RR VV I )1( )1( )1( )( Từ công thức tính hệ số bất ổn định nhiệt, ta có: EB BE CO R)1(R RR )1()I(S E B E B CO R R )1( R R 1 )1()I(S Hình 5.21. Đồ thị của S(ICO) theo RB/RE - Nếu )1( E B R R thì ta có: )1()( COIS - Nếu )1(1 E B R R thì ta có: E B CO R R IS )( - Nếu 1 E B R R thì ta có : 1)( COIS Và cũng từ công thức trên, ta có: EB BE RR VS )1( 1 )( ; )1( )1( )( 21 1 E B E B C R R R R I S Từ công thức trên ta thấy các hệ số bất ổn định nhiệt này có giá trị biên độ lớn nhất khi )1(/ EB RR khi ER có giá trị nhỏ và BR có giá trị càng lớn. Vậy RE đóng vai trò ổn định nhiệt cho mạch. Trang 57 Tóm lại, sự thay đổi của dòng IC theo các thông số của transistor khi nhiệt độ thay đổi là: )()()( SVVSIISI BEBECOCOC Ví dụ 5.2: Xét sự bất ổn định nhiệt của mạch hình 5.22: Hình 5.22. Mạch khuếch đại bằng điện áp hồi tiếp Xét mạch vòng BE: CCEEBEBBC ' C VRIVRIRI CCEBBEBBCB VRI)1(VRIRI)1( BECCECCECBB VV)RR(I)RRR(I C ECB EC ECB BECC B I RRR RR RRR VV I Lấy vi phân biểu thức IB theo IC, ta được: ECB EC C B C B RRR RR dI dI I I Từ đó ta tính hệ số bất ổn định nhiệt: ))(1( ))(1( )1( )1( )1( )1( )( ECB ECB ECB EC C BCBO C CBO RRR RRR RRR RR I II I IS Khi mạch không có RE thì: CB CB CBO R)1(R )RR)(1( )I(S Nếu R B << R C thì S -> 1. S càng nhỏ thì độ ổn định càng cao. Tuy nhiên độ ổn định trong mạch này không thể nhỏ hơn 1 được. Ví dụ 5.3: Xét sự bất ổn định nhiệt của mạch hình 5.23: Hình 5.23. Mạch khuếch đại bằng cầu phân áp Trang 58 Sơ đồ mạch tương đương như hình 5.24. Hình 5.24. Mạch khuếch đại bằng cầu phân áp tương đương Xét mạch vòng BE: 0RIVRIE EEBEThBTh 0R)II(RIVE ECBThBBETh EB EC EB BETh B RR R.I RR VE I Lấy vi phân biểu thức IB theo IC, ta được: EB E C B RR R dI dI Từ đó ta tính hệ số bất ổn định nhiệt: EB E C BCBO C CO RR R 1 )1( ) I I 1( )1( I I )I(S Khi RE càng lớn, RB càng bé thì S càng gần giá trị 1. Ta thấy S xấp xỉ 1 và luôn lớn hơn 1. Hơn nữa, hệ số S không phụ thuộc vào RC nghĩa là không phụ thuộc vào điểm làm việc tĩnh Q của mạch. 5.5. Các mạch phân cực cho FET Đối với transistor trường thì mối quan hệ giữa ngõ vào và ngõ ra không tuyến tính phụ thuộc vào các thành phần trong phương trình Shockley. Mối quan hệ không tuyến tính giữa ID và VGS sẽ phức tạp nếu dùng phương pháp toán học để phân tích cấu hình mạch dc của FET. Phương pháp đồ thị giúp khảo sát nhanh các mạch khuếch đại dùng FET nhưng bị giới hạn về sai số. Sự khác nhau rõ rệt giữa phân tích BJT và FET là đối tượng điều khiển đối với BJT là dòng điện còn đối với FET là điện áp. Tuy nhiên trong cả 2 trường hợp tín hiệu ra là dòng điện và sẽ xác định điện áp ra. Mối quan hệ tổng quát có thể được áp dụng để phân tích dc cho tất cả các mạch khuếch đại dùng FET: 0 GI SD II Đối với JFET và MOSFET loại hiếm thì phương trình Shockley 1 được áp dụng để diễn tả mối quan hệ giữa các đại lượng vào ra: 2 1 P GS DSSD V V II Trang 59 Đối với MOSFET loại tăng thì phương trình Shockley 2 được áp dụng để diễn tả mối quan hệ giữa các đại lượng vào ra: 2TGSD VVkI 5.5.1. Các mạch phân cực cho JFET a. Mạch phân cực cố định Mạch phân cực cố định sử dụng JFET kênh n như hình 5.25. - Tụ C1 và C2 là các tụ liên lạc đối với tín hiệu vào và tín hiệu ra, khi phân tích dc thì các các tụ điện này xem như hở mạch. - Điện trở RG có tác dụng đối với tín hiệu vào mạch khuếch đại khi phân tích ac. Khi phân tích dc thì: AIG 0 và VRIV GGRG 0 Điện áp trên điện trở RG bằng 0V nên có thể bỏ điện trở RG ra khỏi mạch, mạch điện còn lại như hình 5.26. Điện áp tại 2 cực GS là: GGGS VV Do điện áp cung cấp cho mạch cố định nên gọi là mạch phân cực cố định. Dòng điện ID được xác định bởi phương trình: 2 1 P GS DSSD V V II Phân tích bằng đồ thị đòi hỏi phải vẽ đồ thị của phương trình Shockley được trình bày như hình 5.27. Hình 5.27. Đồ thị của phương trình Shockley Hình 5.28. Xác định điểm Q Trong hình 5.28 ta vẽ đường thẳng tại điểm có giá trị điện áp VGS = -VGG , đường thẳng này cắt đồ thị của phương trình Shockley tại 1 điểm – điểm này còn được gọi là điểm làm việc tĩnh Q. Tọa độ điểm tĩnh Q là: Q(VGS; ID). Điện áp VDS có thể được xác định: DDDDDS RIVV Vì cực S nối mass nên: VVS 0 Suy ra: DSD VV ; GSG VV . Hình 5.25. Mạch phân cực cố định Hình 5.26. Mạch phân tích dc Trang 60 b. Mạch tự phân cực Mạch tự phân cực sẽ loại bỏ bớt 1 nguồn cung cấp dc. Điện áp điều khiển cực GS được xác định bằng điện áp rơi trên điện trở RS như trong hình 5.29. Khi phân tích tín hiệu dc thì các tụ điện xem như hở mạch và điện trở RG xem như ngắn mạch vì dòng qua RG bằng 0A. Khi đó mạch điện được vẽ lại như hình 5.30. Dòng điện chạy qua điện trở RS là dòng IS và IS = ID: SDR RIV S Điện áp VGS được xác định: SDSGS RIVV Trong trường hợp này điện áp VGS là hàm biến thiên theo dòng điện ID nên biên độ sẽ không cố định so với mạch phân cực cố định. Thay giá trị điện áp VGS vào phương trình Shockley 1, ta được: 22 11 P SD DSS P GS DSSD V RI I V V II Bình phương 2 vế và sắp xếp phương trình theo biến ID được phương trình có dạng như sau: 021 2 kIkI DD Giải phương trình tìm dòng điện ID. Sau đó tìm VDS và suy ra điểm làm việc Q. Biểu diễn điểm làm việc tĩnh Q trên đồ thị như hình 5.31. Đồ thị của phương trình đường tải tĩnh cắt đặc tính truyền đạt tại 1 điểm và đó chính là điểm tĩnh cần xác định dòng điện ID và điện áp VDS. Điện áp VDS được xác định bằng phương trình: )( DSDDDDS RRIVV Hình 5.31. Đường tải DCLL trên đặc tuyến truyền đạt Hình 5.29. Mạch JFET tự phân cực Hình 5.30. Phân tích mạch Trang 61 c. Mạch phân cực bằng cầu phân áp Mạch phân cực bằng cầu phân thế của FET thì cũng giống như mạch đã áp dụng đối với BJT có cấu hình mạch như hình 5.32. Điện áp cực G được xác định bởi phương trình: 21 2 RR VR V DDG Suy ra điện áp VGS: SDGGS RIVV Đồ thị của phương trình SDGGS RIVV như trong hình 5.33. Hình 5.33. Xác định điểm Q Các giá trị của điểm tĩnh Q cũng được xác định giống như mạch tự phân cực với các thông số như sau: )( SDDDDDS RRIVV DDDDD RIVV ; SDS RIV ; 21 21 RR V II DDRR 5.5.2. Các mạch phân cực cho MOSFET a. MOSFET kênh có sẵn Sự giống nhau giữa các đường cong của JFET và MOSFET kênh có sẵn cho phép phân tích phân cực dc giống nhau. Sự khác nhau cơ bản giữa JFET và MOSFET kênh có sẵn là MOSFET kênh có sẵn cho phép các điểm hoạt động với các giá trị dương của VGS và ID lớn hơn giá trị IDSS. Trong thực tế đối với tất cả các cấu hình đã khảo sát thì việc phân tích JFET có thể thay thế bằng MOSEFET kênh có sẵn. Hình 5.32. Mạch khuếch đại phân áp Trang 62 b. MOSFET kênh cảm ứng Các đặc tính của MOSFET kênh chưa có sẵn hoàn toàn khác với JFET và MOSFET kênh có sẵn ở điểm là dòng điện cực máng của MOSFET kênh chưa có sẵn bằng 0 khi điện áp VGS nhỏ hơn điện áp ngưỡng VTh như được trình bày trong hình 5.34. Khi điện áp VGS lớn hơn VTh thì dòng điện cực máng xác định theo phương trình Shockley 2: 2ThGSD VVkI Bảng thông số của MOSFET thường cung cấp giá trị điện áp ngưỡng của dòng điện ID(on) và giá trị điện áp VGS(on) tương ứng. Điểm này được xác định trong hình 5.34. Từ phương trình 2ThGSD VVkI và từ các giá trị đã cho ta tính hệ số k theo phương trình: 2)( )( ThONGS OND VV I k Khi thông số k đã xác định thì các giá trị khác của dòng ID có thể xác định đối với các giá trị đã chọn của VGS. b1. Mạch phân cực hồi tiếp Sơ đồ mạch phân cực hồi tiếp như hình 5.35. Do dòng IG = 0 mA nên VRG = 0V. Đối với mạch điện ngõ ra, ta có: DDDDDS RIVV Thay VGS = VDS ta được: DDDDGS RIVV Vẽ đồ thị của 2 phương trình trên như hình 5.36 ta xác định được điểm tĩnh Q và xác định được dòng điện ICQ và điện áp VGSQ. Hình 5.36. Xác định điểm tĩnh Q Hình 5.35. Mạch phân cực hồi tiếp Hình 5.34. Đặc tuyến truyền đạt của E_MOSFET Trang 63 b2. Mạch phân cực bằng cầu phân áp Sơ đồ mạch phân cực bằng cầu phân áp như hình 5.37. Dòng điện IG = 0mA nên điện áp VG được xác định theo công thức: 21 2 RR VR V DDG Theo định luật Kirchhoff 2 cho ngõ ra: SDGGS RIVV Ta xác định được điểm tĩnh Q ngõ vào, Q(VGSQ, IDQ) Áp dụng định luật Kirchhoff 2 đối với ngõ ra ta được: )RR(IVV DSDDDDS . Ta xác định được tọa dộ điểm làm việc tĩnh ngõ ra, Q(VDSQ, IDQ). Câu hỏi ôn tập Câu 5.1. Cho sơ đồ mạch như hình vẽ BT5.1. Biết BJT loại Silic, β = 80, R B = 300kΩ, R C = 2kΩ và V CC = 18V. a. Xác định điểm làm việc tĩnh Q của mạch. b. Vẽ đồ thị. c. Xác định điện áp trên các chân của BJT. Câu 5.2. Cho sơ đồ mạch như hình vẽ BT5.2. Biết BJT loại Silic, β = 120, RB = 470kΩ, RC = 2,2kΩ, RE = 0,56kΩ và VCC = 20V. a. Xác định điểm làm việc tĩnh Q của mạch. b. Vẽ đồ thị. c. Xác định điện áp trên các chân của BJT. Câu 5.3. Cho sơ đồ mạch như hình vẽ BT5.3. Biết BJT loại Silic, β = 90, RB = 250kΩ, RC = 4,7kΩ, RE = 1,2kΩ và VCC = 10V. a. Xác định điểm làm việc tĩnh Q của mạch. b. Xác định điện áp trên các chân của BJT. Hình 5.37. Mạch phân cực bằng cầu phân áp Hình BT 5.1 Hình BT5.2. Trang 64 Hình BT5.3. Câu 5.4. Cho sơ đồ mạch như hình vẽ BT5.4. Biết BJT loại Silic, β = 125, R1 = 40kΩ, R2 = 4kΩ, RC = 20kΩ, RE = 2kΩ và VCC = 22V. a. Xác định điểm làm việc tĩnh Q của mạch. b. Vẽ đồ thị. c. Xác định điện áp trên các chân của BJT. Câu 5.5. Cho sơ đồ mạch như hình vẽ BT5.5. Biết JFET kênh N có: IDSS = 10mA, VP = - 8V, RD = 2kΩ, RG = 1MΩ và VDD = 16V, VGG = 2V. a. Xác định điểm làm việc tĩnh Q của mạch. b. Xác định điện áp trên các chân của JFET. Câu 5.6. Cho sơ đồ mạch như hình vẽ BT5.6. Biết JFET kênh N có: IDSS = 10mA, VP = - 3V, RD = 2,7kΩ, RS = 452Ω, RG = 1MΩ và VDD = 15V. a. Xác định điểm làm việc tĩnh Q của mạch. b. Xác định điện áp trên các chân của JFET. Hình BT5.4. Hình BT5.5. Hình BT5.6. Trang 65 Câu 5.7. Cho sơ đồ mạch như hình vẽ BT5.7. Biết JFET kênh N có: IDSS = 10mA, VP = - 3V, RD = 2,7kΩ, RS = 452Ω, RG = 1MΩ và VDD = 15V. a. Xác định điểm làm việc tĩnh Q của mạch. b. Xác định điện áp trên các chân của JFET. Câu 5.8. Cho đặc tính của transistor như hình BT5.8a. Hãy xác định Vcc, RB và RC của mạch hình BT5.8b. Câu 5.9. Cấu hình mạch phân cực hình BT5.9 có các thông số cho trước ICQ = ½ ICSat , ICSat = 8mA và = 110. Hãy xác định RC, RE và RB. Câu 5.10. Hãy xác định các giá trị điện trở của mạch điện hình BT5.10 với điểm làm việc và điện áp nguồn cung cấp cho trong mạch và VVCE 10 . Hình BT5.8. Đặc tính và mạch khuếch đại Hình BT5.7. Hình BT5.9. Hình BT5.10. Trang 66 Câu 5.11. Cho sơ đồ mạch như hình vẽ BT5.11. Biết BJT loại Silic, β = 90, RB = 250kΩ, RC = 4,7kΩ, RE = 1,2kΩ và VCC = 10V. a. Xác định điểm làm việc tĩnh Q của mạch. b. Xác định điện áp trên các chân của BJT. Câu 5.12. Cho sơ đồ mạch như hình vẽ BT5.12. Biết BJT loại Silic, β = 75, R1 = 91kΩ, R2 = 110kΩ, RC = 3,3kΩ, RE = 510Ω và VCC = 18V. a. Xác định điểm làm việc tĩnh Q của mạch. b. Xác định điện áp trên các chân của BJT. Câu 5.13. Cho sơ đồ mạch như hình vẽ BT5.13. Biết BJT loại Silic, β = 120, RB = 680kΩ, RC = 4,7kΩ và VCC = 20V. a. Xác định điểm làm việc tĩnh Q của mạch. b. Xác định điện áp trên các chân của BJT. Câu 5.14. Cho sơ đồ mạch như hình vẽ BT5.14. Xác định điểm làm việc tĩnh Q(VCEQ; ICQ) của mạch. Hình BT5.12 Hình BT5.13 Hình BT5.14
File đính kèm:
- giao_trinh_dien_tu_co_ban.pdf