Bài giảng Kỹ thuật số - Chương 7: Bộ đếm và thanh ghi - Đặng Ngọc Khoa

11
Chương 7
Bộ đếm và thanh ghi
Th.S Đặng Ngọc Khoa
Khoa Điện - Điện Tử
2
Bộ đếm không đồng bộ
„ Xét bộ đếm 4 bit ở hình 7-1
„ Xung clock chỉ được đưa đến FF A, ngõ vào J, 
K của tất cả các FF đều ở mức logic 1.
„ Ngõ ra của FF sau được nối đến ngõ vào CLK 
của FF trước nó.
„ Ngõ ra D, C, B, A là một số nhị phân 4 bit với
D là bit có trọng số cao nhất.
„ Đây là bộ đếm không đồng bộ vì trạng
thái của các FF không thay đổi cùng với
xung clock.
23
Hình 7-1 Bộ đếm 4 bit
4
Quy ước về trọng số
„ Trong phần lớn các mạch, dòng tín hiệu
thường chạy từ trái sang phải.
„ Trong chương này, nhiều mạch điện có
dòng tín hiệu chạy từ phải sang trái. 
„ Ví dụ, trong hình 7-1:
„ Flip-Flop A: LSB
„ Flip-Flop D: MSB
35
Số MOD
„ Số MOD là số trạng thái trong một chu
kỳ của một bộ đếm.
„ Bộ đếm trong hình 7-1 có 16 trạng thái
khác nhau, do vậy nó là bộ đếm MOD-16
„ Số MOD của một bộ đếm được thay đổi
cùng với số Flip-Flop.
„ Số MOD ≤ 2N
6
Số MOD
„ Ví dụ
„ Một bộ đếm được sử dụng để đếm sản phẩm
chạy qua một băng tải. Mỗi sản phẩm đi qua 
băng chuyền, bộ cảm biến sẽ tại ra một xung. 
Bộ đếm có khả năng đếm được 1000 sản
phẩm. Hỏi ít nhất phải có bao nhiêu Flip-Flop 
trong bộ đếm?
„ Trả lời: 1000 ≤ 210 = 1024. Phải có 10 FF
47
Chia tần số
„ Trong một bộ đếm, tín hiệu ngõ ra của FF 
cuối cùng (MSB) có tần số bằng tần số
ngõ vào chia cho số MOD. Một bộ đếm
MOD-N là bộ chia N.
8
Ví dụ 7-1
„ Ví dụ mạch tạo ra dao động xung vuông có
tần số 1Hz.
„ Tạo ra tín hiệu xung vuông 50Hz từ lưới điện.
„ Cho đi qua bộ đếm MOD-50 để chia tần số 50 lần.
„ Có được tín hiệu xung vuông tần số 1Hz
59
Trễ trong bộ đếm không đồng bộ
„ Cấu trúc của bộ đếm không đồng bộ khá
đơn giản nhưng vấn đề trễ khi truyền tín
hiệu qua mỗi FF sẽ làm hạn chế tần số
của bộ đếm.
„ Với bộ đếm không đồng bộ ta phải có
„ Tclock≥N x tpd
„ Fmax=1/(N x tpd)
10
Trễ trong bộ đếm không đồng bộ
„ Bộ đếm 3 bit 
với những tần
số xung clock 
khác nhau
611
Câu hỏi?
„ Trong bộ đếm bất đồng bộ, tất cả các FF 
thay đổi trạng thái cùng một lúc? Sai
„ Giả sử bộ đếm trong hình 7-1 đang ở
trạng thái 0101. Sau 27 xung clock, trạng
thái của bộ đếm sẽ là bao nhiêu? 0000
„ Số MOD của bộ đếm có 5 Flip-Flop?
12
Bộ đếm đồng bộ
„ Trạng thái của tất cả các FF sẽ được thay
đổi cùng một lúc với xung clock.
„ Hình sau mô tả hoạt động của một bộ
đếm đồng bộ
„ Mỗi FF có ngõ vào J, K được kết nối sao cho
chúng ở trạng thái cao chỉ khi ngõ ra của tất
cả các FF sau nó đều ở trạng thái cao.
„ Bộ đếm đồng bộ có thể hoạt động với tần số
cao hơn bộ đếm không đồng bộ.
713
Bộ đếm đồng bộ MOD-16
14
Hoạt động của mạch
„ B thay đổi trạng thái theo xung clock chỉ
khi A = 1.
„ C thay đổi trạng thái theo xung clock chỉ
khi A = B = 1.
„ D thay đổi trạng thái theo xung clock chỉ
khi A = B = C = 1.
815
Bảng chân trị
16
Bộ đếm có số MOD < 2N
„ Sử dụng ngõ vào không đồng bộ (clear, 
set) để buộc bộ đếm bỏ đi một số trạng
thái.
„ Trong hình 7-2, ngõ ra cổng NAND được
nối đến ngõ vào không đồng bộ CLEAR 
của mỗi Flip-Flop.
„ Khi A=0, B=C=1, (CBA = 1102= 610) ngõ
ra cổng NAND sẽ tích cực và các FF sẽ bị
CLEAR về trạng thái 0.
917
Hình 7-2 Bộ đếm MOD-6
18
Trạng thái tạm
„ Lưu ý rằng trong hình 7-2, 110 là một
trạng thái tạm thời. Mạch chỉ tồn tại ở
trạng thái này trong thời gian rất ngắn
sau đó sẽ chuyển sang trạng thái 000.
„ 000Æ001Æ010Æ011Æ100Æ101Æ000
„ Ngõ ra của FF C có tần số bằng 1/6 tần số
ngõ vào.
10
19
Sơ đồ trạng thái
20
Thiết kế bộ đếm MOD-X
„ Bước 1: Tìm số FF nhỏ nhất sao cho 2N ≥
X. Kết nối các FF lại với nhau. Nếu 2N = X 
thì không làm bước 2 và 3.
„ Bước 2: Nối một cổng NAND đến ngõ vào
CLEAR của tất cả các FF.
„ Bước 3: Xác định FF sẽ ở mức cao ứng với
trạng thái bộ đếm = X. Nối ngõ ra của các
FF đến ngõ vào của cổng NAND.
11
21
Bộ đếm MOD-14 và MOD-10
Bộ đếm không đồng bộ
22
Bộ đếm MOD-14 và MOD-10
Bộ đếm đồng bộ
12
23
Bộ đếm thập phân
„ Bộ đếm thập phân
„ Là bất kỳ bộ đếm nào có mười trạng thái
phân biệt.
„ Bộ đếm BCD
„ Là một bộ đếm thập phân mà các trạng thái
trong bộ đếm tương ứng từ 0000 (zero) đến
1001 (9)
24
Bộ đếm MOD-60 không đồng bộ
13
25
Ví dụ 7-2
„ Xác định mạch bộ đếm đồng bộ MOD-60
26
Câu hỏi?
„ Trong bộ đếm MOD-13, ngõ ra của FF nào
được nối đến ngõ vào cổng NAND của
mạch clear?
„ Tất cả các bộ đếm BCD là bộ đếm thập
phân?
„ Cho một bộ đếm thập phân, tần số ngõ
vào là 50KHz. Tần số ngõ ra là bao nhiêu?
14
27
Bộ đếm xuống không đồng bộ
„ 111Æ110Æ101Æ100Æ011Æ010Æ001Æ
000
„ Bộ đếm lên có thể chuyển thành bộ đếm
xuống bằng cách sử dụng những ngõ ra
đảo để lái các ngõ vào xung clock.
28
Bộ đếm xuống MOD-8
15
29
Bộ đếm xuống đồng bộ
„ Bộ đếm xuống đồng bộ có cấu tạo hoàn
toàn tương tự như bộ đếm lên đồng bộ.
„ Chỉ khác là sử dụng các ngõ ra đảo để
điều khiển.
30
Bộ đếm lên/xuống đồng bộ
16
31
IC bộ đếm không đồng bộ
„ IC 74LS293 họ TTL
„ Có 4 J-K Flip-Flop, Q3Q2Q1Q0
„ Mỗi FF có một ngõ vào CP (clock pulse) tương
tự như ngõ vào CLK. Ngõ vào clock của Q1 và
Q0 được nối đến chân 11 và chân 10.
„ Ngõ vào clear của mỗi FF được nối đến ngõ ra
của một cổng NAND hai ngõ vào MR1 và MR2.
„ Q3Q2Q1 được nối với nhau hình thành nên một
bộ đếm 3 bit.
„ Q0 không được nối đến các phần khác.
32
IC bộ đếm không đồng bộ
17
33
Ví dụ 7-3
„ Sử dụng IC 74LS293 thiết lập bộ đếm
MOD-16 
34
Ví dụ 7-4
„ Sử dụng IC 74LS293 thiết lập bộ đếm
MOD-10 
18
35
Ví dụ 7-5
„ Sử dụng IC 74LS293 thiết lập bộ đếm MOD-14
„ Trường hợp này cần phải sử dụng thêm một
cổng AND
36
Ví dụ 7-6
„ Sử dụng IC 74LS293 thiết lập bộ đếm
MOD-60
„ Sử dụng 2 IC mắc nối tiếp nhau.
19
37
IC bộ đếm
„ Giới thiệu IC bộ đếm 7 bit họ CMOS
38
IC bộ đếm đồng bộ
„ TTL 74ALS160
„ Bộ đếm có 4 FF
„ FF thay đổi trạng thái theo cạng dương của
xung clock
„ IC có một ngõ vào CLEAR không đồng bộ.
„ Bộ đếm có thể preset đến bất kỳ giá trị nào
(theo các ngõ vào A, B, C, và D) bằng cách
tích cực ngõ vào LOAD.
„ Bộ đếm được điều khiển bởi các ngõ vào khác
nhau, thể hiện trong bảng Function table.
20
39
74ALS160
40
74ALS160
„ Ví dụ
21
41
74ALS160
„ Ví dụ
42
74ALS160
„ Có thể kết hợp nhiều IC để tạo ra một bộ
đếm lớn hơn
22
43
IC bộ đếm đồng bộ
„ 74ALS193/HC193
„ Bộ đếm đồng bộ
„ MOD-16
„ Presettable up/down
„ Preset không đồng bộ
„ Master reset không đồng bộ
44
IC 74ALS193
23
45
IC 74ALS193
„ Mạch tạo ra TCU và TCD
46
74ALS193 - bộ đếm lên
24
47
74ALS193 - bộ đếm xuống
48
Ví dụ 7-7
„ Bộ đếm xuống MOD-5
25
49
IC 74ALS193
„ Kết hợp nhiều IC để mở rộng bộ đếm
50
Giải mã bộ đếm
„ Giải mã là biết đổi giá trị nhị phân ở ngõ
ra thành giá trị thập phân.
„ Bộ giải mã sau tích cực mức cao, có thể
sử dụng các đèn LED để thể hiện các số
thập phân từ 0 – 7.
26
51
Giải mã bộ đếm MOD-8
52
Thiết kế bộ đếm đồng bộ
„ Bảng chuyển đổi trạng thái của JK-FF
0X111Æ1
1X011Æ0
X1100Æ1
X0000Æ0
KJKế tiếpHiện tạiChuyển đổi
27
53
Trình tự thiết kế
„ Bước 1: Xác định số bit (số FF cần)
„ Bước 2: vẽ sơ đồ chuyển đổi của tất cả
các trạng thái, bao gồm cả những trạng
thái không xuất hiện trong chu trình.
„ Bước 3: dựa vào sơ đồ chuyển đổi trạng
thái để thiết lập một bảng, trong đó liệt
kê tất cả các trạng thái hiện tại và kế tiếp.
54
Trình tự thiết kế
„ Bước 4: trong bảng vừa tạo, thêm cột giá
trị J, K của các FF. Với mỗi trạng thái hiện
tại, xác định giá trị của J và K để bộ đếm
chuyển đến trạng thái kế tiếp.
„ Bước 5: thiết kế mạch logic để tạo ra các
mức logic cho mỗi ngõ vào J và K.
„ Bước 6: xác định sơ đồ mạch.
28
55
Ví dụ, thiết kế bộ đếm MOD-5
„ Sơ đồ chuyển đổi trạng thái
„ 000Æ001Æ010Æ011Æ100Æ000Æ
56
Trạng thái hiện tại và kế tiếp
0001118
0000117
0001016
0000015
0011104
1100103
0101002
100000Line 1
ABCABC
NEXTPRESENT
29
57
Bảng trạng thái của mạch
1x1x1x0001118
x01x1x0000117
1xx01x0001016
x0x01x0000015
1x1xx10011104
x10xx01100103
1xx1x00101002
x1x0x0100000Line 1
KAJAKBJBKCJCABCABC
NEXTPRESENT
58
Xác định các giá trị J và K
„ Tính giá trị của JA
30
59
Tương tự ta có
60
Sơ đồ mạch
31
61
Ví dụ 7-8
„ Sử dụng D-FF để thiết kế bộ đếm MOD-5
xxx000111
0xx000011
x0x000101
00x000001
xx1001110
1x0110010
x10010100
100100000
DADBDCABCABC
NEXTPRESENT
62
Ví dụ 7-8
„ Xác định giá trị các ngõ vào D
32
63
Ví dụ 7-8
„ Sơ đồ mạch
64
Mạch thanh ghi tích hợp
„ Thanh ghi có thể được phân loại dựa vào
cách dữ liệu được đưa vào và cách mà dữ
liệu được lấy ra:
„ Parallel in/parallel out (PIPO)
„ Serial in/serial out (SISO)
„ Parallel in/serial out (PISO)
„ Serial in/parallel out (SIPO)
33
65
Mạch thanh ghi tích hợp
„ Vào song song, ra song song : 
„ IC 74174 và 74178
1 0 1 0 1 1 0 1 
1 0 1 0 1 1 0 1 
Parallel out
Parallel inMSB LSB
66
PIPO – 74ALS174/74HC174
„ 74ALS174/74HC174
„ Thanh ghi 6 bit
„ D5, D0: ngõ vào song song
„ Q5, Q0: ngõ ra song song
„ Dữ liệu được đưa vào thanh ghi theo cạnh
dương của xung clock
„ Master reset có thể reset tất cả các FFs
một cách độc lập với xung clock
34
67
PIPO – 74ALS174/74HC174
68
PIPO – 74ALS174/74HC174
„ 74ALS174 được sử dụng để làm bộ thành
ghi dịch
35
69
Mạch thanh ghi tích hợp
„ Vào nối tiếp, ra nối tiếp: 
„ IC 4731B
1 0 1 0 1 1 0 1 
Serial In Serial out
0 1 1 0
70
SISO - 4731B
36
71
Mạch thanh ghi tích hợp
„ Vào song song, ra nối tiếp: 
„ IC 74165,74LS165,74HC165
1 0 1 0 1 1 0 1 
1 0 1 0 1 1 0 1 
Parallel In
MSB LSB
Serial Out
1 0
72
PISO - 74HC165
„ 74HC165
„ Thanh ghi 8 bit
„ Dữ liệu nối tiếp được đưa vào DS
„ Dữ liệu song song không đồng bộ được đưa
vào qua P0 - P7
„ Chỉ có ngõ ra Q7 được sử dụng
„ CP là ngõ vào xung clock
„ CP INH ngõ vào ngăn xung clock
„ SH/LD ngõ vào load dữ liệu
37
73
PISO - 74HC165
74
Mạch thanh ghi tích hợp
„ Vào nối tiếp, ra song song: 
„ IC 74164,74LS164,74HC164
Serial In
1 0 1 0 1 1 0 1 
1 0 1 0 1 1 0 1 
0 1
Parallel outMSB LSB
38
75
SIPO –74ALS164/74HC164
„ 74ALS164
„ Chứa thanh ghi dịch 8 bit
„ A và B là hai ngõ vào của một cổng AND, ngõ
ra của cổnf AND là đầu vào nối tiếp.
„ Quá trình dịch xảy ra khi có cạnh âm của
xung clock
76
IC 74ALS164
39
77
Ví dụ IC 74ALS164
78
Thanh ghi dịch
3684368363
Ví dụ về thanh
ghi dịch trong
máy tính
40
79
Bộ đếm thanh ghi dịch
„ Bộ đếm vòng (FF cuối nối đến FF đầu tiên)
„ FF cuối cùng sẽ dịch giá trị của nó đến FF đầu
tiên
„ D-FF được sử dụng (JK-FF cũng có thể được
sử dụng)
„ Phải bắt đầu với trạng thái chỉ có một FF có
giá trị 1 và những cái còn lại ở trạng thái 0.
80
Dịch vòng MOD-4
41
81
Dịch vòng 4 bit
„ Bộ đếm MOD-4
82
Câu hỏi?