Bài giảng Điện tử số - Chương 3: Cổng logic TTL và CMOS - Nguyễn Trung Hiếu

Bài giảng Điện tử sốV1.0 62
Nội dung
Chương 1: Hệ đếm
Chương 2: Đại số Boole và các phương pháp biểu diễn hàm
 Chương 3: Cổng logic TTL và CMOS
Chương 4: Mạch logic tổ hợp
Chương 5: Mạch logic tuần tự
Chương 6: Mạch phát xung và tạo dạng xung
Chương 7: Bộ nhớ bán dẫn
Bài giảng Điện tử sốV1.0 63
Cổng logic TTL và CMOS
Bài giảng Điện tử sốV1.0 64
Các họ cổng logic
 Họ DDL
 Họ DTL
 Họ RTL
 Họ TTL
 Họ MOS FET
 Họ ECL
Bài giảng Điện tử sốV1.0 65
Họ DDL
 DDL (Diode Diode Logic) là họ cổng logic do các diode bán dẫn tạo
thành.
 f 
D2 
B 
D1 
A 
 R1 
+5V 
 f A 
 B 
a) Cổng AND 
 R1 
 f 
D2 
B 
D1 
A 
 f 
 A 
 B 
b) Cổng OR 
ORAND
4,3554,733
Theo mức điện áp vào/ra
Bảng trạng thái
thể hiện nguyên lý hoạt động của các cổng
AND, OR họ DDL
0
5
0
B(V)
5
0
0
A(V)
4,30,703
4,30,730
00,700
f(V)f(V)B(V)A(V)
Cổng AND, OR 2 lối vào họ DDL:
Bài giảng Điện tử sốV1.0 66
Họ DDL (2)
 Ưu điểm của họ DDL:
 Mạch điện đơn giản, dễ tạo ra các cổng AND, OR nhiều lối vào. Ưu điểm
này cho phép xây dựng các ma trận diode với nhiều ứng dụng khác nhau;
 Tần số công tác có thể đạt cao bằng cách chọn các diode chuyển mạch
nhanh;
 Công suất tiêu thụ nhỏ.
 Nhược điểm của họ DDL:
 Độ phòng vệ nhiễu thấp (VRL lớn) ;
 Hệ số ghép tải nhỏ.
Để cải thiện độ phòng vệ nhiễu ta có thể ghép nối tiếp ở mạch
ra một diode. Tuy nhiên, khi đó VRH cũng bị sụt đi 0,6V.
Bài giảng Điện tử sốV1.0 67
Họ DTL
 Để thực hiện chức năng đảo, ta có thể đấu nối tiếp với các cổng DDL một
transistor công tác ở chế độ khoá. Mạch cổng như thế được gọi là họ
DTL (Diode Transistor Logic).
 Ví dụ các cổng NOT, NAND thuộc họ DTL
 Bằng cách tương tự, ta có thể thiết lập cổng NOR hoặc các cổng liên hợp
phức tạp hơn.
5k
Q1
2k
f
+5V
D3D1
4k
+5V
D2
A
D4
B
5k
Q1
2k
f
+5V
D3D1
4k
+5V
D2
A
a) b)
Bài giảng Điện tử sốV1.0 68
Họ DTL (2)
 Ưu điểm của họ DTL:
 Trong hai trường hợp trên, nhờ các diode D2, D3 độ chống nhiễu trên lối
vào của Q1 được cải thiện.
 Mức logic thấp tại lối ra f giảm xuống khoảng 0,2 V ( bằng thế bão hoà
UCE của Q1).
 Do IRHmax và IRLmax của bán dẫn có thể lớn hơn nhiều so với diode nên hệ
số ghép tải của cổng cũng tăng lên.
 Nhược điểm của họ DTL:
 Vì tải của các cổng là điện trở nên hệ số ghép tải (đặc biệt đối với NH) 
còn bị hạn chế,
 Trễ truyền lan của họ cổng này còn lớn.
Những tồn tại trên sẽ được khắc phục từng phần ở các họ cổng sau.
Bài giảng Điện tử sốV1.0 69
Họ RTL
 Họ RTL (Resistor Transistor Logic) là các cổng logic được cấu tạo bởi
các điện trở và transistor.
Cổng NOT họ RTL Cổng NOR 2 lối vào họ RTL
055
Bảng trạng thái
005
050
5,700
f(V)B(V)A(V)
Bảng trạng thái
05
5,70
f(V)A(V)
Bài giảng Điện tử sốV1.0 70
Họ TTL
 Thay các điốt đầu vào họ DTL thành transistor đa lớp tiếp
giáp BE ta được họ TTL (Transistor Transistor Logic).
 Một số mạch TTL
 Mạch cổng NAND
 Mạch cổng OR
 Mạch cổng collector để hở
 Mạch cổng TTL 3 trạng thái
 Họ TTL có diode Schottky ( TTL + S )
Bài giảng Điện tử sốV1.0 71
Mạch cổng NAND TTL
Sơ đồ nguyên lý của mạch NAND TTL có thể được chia ra thành 3 phần.
f
A
B
+Vcc
R1
4k
D2D1
A Q1
B
Q4
f
D3
300
R3
Q3
R2
1,6k
Q2
R4
1k
 Mạch đầu vào: gồm
Transistor Q1, trở R1 và
các diode D1, D2. Mạch
này thực hiện chức năng
NAND.
 Mạch giữa: gồm
Transistor Q2, các trở
R2, R4.
 Mạch đầu ra: gồm Q3, 
Q4, R3 và diode D3.
 Khi bất kỳ một lối vào ở mức thấp thì Q1 đều trở thành thông bão hoà, do đó Q2 và Q4 đóng, 
còn Q3 thông nên đầu ra của mạch sẽ ở mức cao. Lối ra sẽ chỉ xuống mức thấp khi tất cả các
lối vào đều ở mức logic cao và làm transistor Q1 cấm. Diode D3 được sử dụng như mạch dịch
mức điện áp, nó có tác dụng làm cho Q3 cấm hoàn toàn khi Q2 và Q4 thông. Diode này nhiều
khi còn được mắc vào mạch giữa collector Q2 và base của Q3. 
Bài giảng Điện tử sốV1.0 72
Mạch cổng OR TTL
Sơ đồ nguyên lý của mạch NAND TTL có thể được chia ra thành 3 phần.
 Mạch đầu vào: gồm
Transistor Q1, Q2, Q3, 
trở R1, R2 và các diode 
D1, D2. Mạch này thực
hiện chức năng OR.
 Mạch giữa: gồm
Transistor Q4, Q5, các
trở R3, R4, và diode D3.
 Mạch đầu ra: gồm Q6, 
Q7, Q8, các trở R5, R6, 
R7 và diode D4.
 Nguyên lý hoạt động của mạch vào này cũng giống với cổng
NAND
Q2
R1
4k
R2
4k
f
+Vcc
R5
1,6k
Q6
R7
130
Q7
R6
1 k
D4
Q8
D3
R4
1 k
Q5
Q4
R3
1,6k
B
A
D2
Q3
Q1
D1
Sơ đồ mạch điện của một cổng OR TTL 2 lối vào.
Bài giảng Điện tử sốV1.0 73
Mạch cổng collector để hở
 Nhược điểm của họ cổng TTL có mạch ra khép kín là hệ số tải đầu ra
không thể thay đổi, nên nhiều khi gây khó khăn trong việc kết nối với
đầu vào của các mạch điện tử tầng sau. Cổng logic collector để hở khắc
phục được nhược điểm này.
 Hình trên là sơ đồ của một cổng TTL đảo collector hở tiêu chuẩn. Muốn
đưa cổng vào hoạt động, cần đấu thêm trở gánh ngoài, từ cực collector 
đến +Vcc.
 Một nhược điểm của cổng logic collector hở là tần số hoạt động của
mạch sẽ giảm xuống do phải sử dụng điện trở gánh ngoài.
Q3 f
D1
R1
4k
Q1A
+5V
Q2
R2
1,6k
R3
1,6k
A f
Bài giảng Điện tử sốV1.0 74
Mạch cổng TTL 3 trạng thái
+5V
Q3
R3
1,6k
Q5
D2
f
Q4
R5
130
R4
1k
D1
A
R1
4k
Q1
R2
4k
Q2E
+Vcc
R5
Q4
Q5
Lối ra Z caoB
Bài giảng Điện tử sốV1.0 75
Họ MOS FET
 Bán dẫn trường (MOS FET) cũng được dùng rất phổ biến
để xây dựng mạch điện các loại cổng logic. Đặc điểm chung
và nổi bật của họ này là:
 Mạch điện chỉ bao gồm các MOS FET mà không có điện trở
 Dải điện thế công tác rộng, có thể từ +3 đến +15 V
 Độ trễ thời gian lớn, nhưng công suất tiêu thụ rất bé
 Tuỳ theo loại MOS FET được sử dụng, họ này được chia ra
các tiểu họ:
 PMOS
 NMOS
 CMOS
 Cổng truyền dẫn
Bài giảng Điện tử sốV1.0 76
PMOS
 Mạch điện của họ cổng này chỉ dùng MOSFET có kênh dẫn loại P. Công
nghệ PMOS cho phép sản xuất các mạch tích hợp với mật độ cao nhất.
 Hình dưới là sơ đồ cổng NOT và cổng NOR loại PMOS. Ở đây MOSFET 
Q2, Q5 đóng chức năng các điện trở. 
VSS
S
G
D
Q2
VDD
S
G
D
Q1
A
f = A
VSS
S
G
D
Q5
A
B
VDD
S
G
D
Q4
S
G
D
Q3
f= A+B 
a) Cổng NOT b) Cổng NOR
Bài giảng Điện tử sốV1.0 77
NMOS
 Mạch điện của họ cổng này chỉ dùng MOSFET có kênh dẫn loại N.
 Hình dưới là sơ đồ cổng NAND và cổng NOR loại NMOS. Ở đây
MOSFET Q1 đóng vai trò điện trở.
VSS
VDD
Q1
1
Q2
Q3
A
B
f 
A B
VSS
VDD
Q1
f
Q3Q2
a) Cổng NAND b) Cổng NOR
Bài giảng Điện tử sốV1.0 78
CMOS
 CMOS – Complementary MOS. Mạch điện của họ cổng logic này sử
dụng cả hai loại MOS FET kênh dẫn P và kênh dẫn N. Bởi vậy có hiện
tượng bù dòng điện trong mạch. Chính vì thế mà công suất tiêu thụ của
họ cổng, đặc biệt trong trạng thái tĩnh là rất bé. 
S
G
D
D
G
S
VDD
Q1
Q2
fA
S
G
D
S
G
D
Q4
A
B
VDD
Q2
Q3
Q1
f
D
G
S
a) Cổng NOT b) Cổng NAND
Bài giảng Điện tử sốV1.0 79
Cổng truyền dẫn
 Dựa trên công nghệ CMOS, người ta sản xuất loại cổng có thể cho qua cả
tín hiệu số lẫn tín hiệu tương tự. Bởi vậy cổng được gọi là cổng truyền dẫn
Ra/Vào
S
G
D
+5V
Q1
Q2
Vào/Ra
S D
G
Ra/VàoVào/Ra
Điều khiển
a) Mạch điện b) Ký hiệu
Bài giảng Điện tử sốV1.0 80
Họ ECL
 ECL (Emitter Coupled Logic) là họ cổng logic có cực E của một số bán
dẫn nối chung với nhau. Họ mạch này cũng sử dụng công nghệ TTL, 
nhưng cấu trúc mạch có những điểm khác hẳn với họ TTL.
- 1,75 V
- 0,9 V
- 1,4 V - 1,2 V Vào
Ra
a) Mạch điện nguyên lý b) Đồ thị mức vào/ra
Lối
vào
-Vcc = - 5V
A
Lối ra NOR
Lối ra
OR
R5
Q3
R3
Q4
RE
R6
Q5
R4
Q2
R2
Q1
R1
-1,29 V
R9
D1
D2
Q6
R7
R8
+Vcc
Q8
Q7
B
D
C
Bài giảng Điện tử sốV1.0 81
Giao tiếp giữa các cổng logic cơ bản
 Giao tiếp giữa TTL và CMOS
 Giao tiếp giữa CMOS và TTL
Bài giảng Điện tử sốV1.0 82
Câu hỏi